一种提高共模抑制比的差分采样电路及方法技术

本申请提供了一种提高共模抑制比的差分采样电路及方法，所述差分采样电路的第一电阻的第一端连接第一电源，第二端连接差分放大器的同相输入端；第二电阻的第一端连接第一电阻的第二端以及差分放大器的同相输入端，第二端接地；第三电阻的第一端连接第二电源，第二端连接差分放大器的反向输入端；第四电阻的第一端连接第三电阻的第二端以及差分放大器的反向输入端，第四电阻的第二端连接差分放大器的输出端；阻值可调模块的第一端连接第一电源以及第一电阻的第一端，阻值可调模块的第二端连接第二电阻的第二端。本申请通过调节阻值可调模块的阻值，使得共模引起的输出电压接近于零，使差得分放大后的输出电压趋近于一稳定值，从而提高了输出精度。从而提高了输出精度。从而提高了输出精度。

【技术实现步骤摘要】
一种提高共模抑制比的差分采样电路及方法


[0001]本申请属于电压采样
，特别涉及一种提高共模抑制比的差分采样电路及方法。

技术介绍

[0002]如图1所示为一种典型结构的差分采样电路，对于差分电压信号的采样，其主要是通过差分转单端电路将差分电压转换成单端电压输出。
[0003]在理论情况下，差分采样电路中的电阻会满足R2/R1=R4/R3，由此使得输出电压。但是实际应用中，根本无法保证这4颗电阻比例的一致性，这就导致输出电压Vo的实际输出值与理论预期值存在一定的偏差，其中输出电压Vo为：令：则电压V1与电压V2的差分电压为Vd，共模电压为Vc，输出电压Vo整理后为：则，共模抑制比为：以差分增益等于1，电阻比例匹配度0.01%为例，此时共模抑制也只能达到86dB左右。对于一些超高精度的应用来说，存在精度不够的问题。
[0004]因此，希望有一种技术方案来克服或至少减轻现有技术的至少一个上述缺陷。

技术实现思路

[0005]本申请的目的是提供了一种提高共模抑制比的差分采样电路及方法，以解决或减轻现有技术中存在的至少一个问题。
[0006]本申请的第一个方面提供了一种提高共模抑制比的差分采样电路，所述差分采样电路包括第一电源、第二电源、第一电阻、第二电阻、第三电阻、第四电阻、阻值可调模块以及差分放大器，其中，所述第一电阻的第一端连接所述第一电源，所述第一电阻的第二端连接所述差分放大器的同相输入端；所述第二电阻的第一端连接所述第一电阻的第二端以及所述差分放大器的同相输入
>端，所述第二电阻的第二端接地；所述第三电阻的第一端连接所述第二电源，所述第三电阻的第二端连接所述差分放大器的反向输入端；所述第四电阻的第一端连接所述第三电阻的第二端以及所述差分放大器的反向输入端，所述第四电阻的第二端连接所述差分放大器的输出端；以及所述阻值可调模块的第一端连接所述第一电源以及所述第一电阻的第一端，所述阻值可调模块的第二端连接所述第二电阻的第二端。
[0007]可选地，所述阻值可调模块为乘法数模转换器。
[0008]可选地，还包括第五电阻，所述第五电阻的第一端连接所述第一电源以及所述阻值可调模块的第一端，所述第五电阻的第二端连接所述第一电阻的第一端。
[0009]可选地，还包括第六电阻，所述第六电阻的第一端连接所述第二电阻的第二端以及所述阻值可调模块的第二端，所述第六电阻的第二端接地。
[0010]可选地，所述第五电阻与第一电阻的阻值满足R5<<R1。
[0011]可选地，所述第六电阻与第二电阻的阻值满足R6<<R2。
[0012]可选地，所述第五电阻与第六电阻的阻值满足R5＞R6。
[0013]本申请的第二个方面提供了一种提高共模抑制比的方法，基于如上所述的提高共模抑制比的差分采样电路，包括：通过调节所述阻值可调模块的阻值使得共模引起的输出电压接近于零。
[0014]可选地，令：则，所述差分放大器的输出电压为：则，共模增益Gc为：其中，通过调节所述阻值可调模块的阻值Rx，使得共模电压Vc的共模增益Gc接近于0；其中，Vd为差分电压，Vc为共模电压，V1为第一电源的电压，V2为第二电源的电压，Vo为差分放大器的输出电压，R1为第一电阻的阻值，R2为第二电阻的阻值，R3为第三电阻的阻值，R4为第四电阻的阻值，R5为第五电阻的阻值，R6为第六电阻的阻值，Rx为阻值可调模块的阻值。
[0015]可选地，当所述阻值可调模块为乘法数模转换器时：则：
通过调节所述乘法数模转换器的Code，使得共模电压Vc的共模增益Gc接近于0。
[0016]本申请所提供的提高共模抑制比的差分采样电路，能够通过调节阻值可调模块的阻值，使得共模引起的输出电压接近于零，从而使得差分放大后的输出电压趋近于一稳定值，从而提高了输出精度。
附图说明
[0017]为了更清楚地说明本申请提供的技术方案，下面将对附图作简单地介绍。显而易见地，下面描述的附图仅仅是本申请的一些实施例。
[0018]图1为典型的差分采样电路示意图；图2为本申请一个实施方式的提高共模抑制比的差分采样电路示意图；图3为典型乘法DAC内部结构示意图。
具体实施方式
[0019]为使本申请实施的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施例是本申请一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本申请的实施例进行详细说明。
[0020]为了克服现有技术中差分采样电路的输出电压精度不高的问题，本申请提供了一种可以共模抑制比的差分采样电路及方法，通过在原有差分电压采样电路中增加一阻值可调模块来校正差分采样电路的输出，从而使得共模引起的输出电压接近于零，实现差分放大电压的稳定输出。
[0021]下面结合附图2至图3对本申请做进一步详细说明。
[0022]本申请的第一个方面提供了一种提高共模抑制比的差分采样电路，该差分采样电路包括第一电源V1、第二电源V2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、阻值可调模块Rx以及差分放大器。
[0023]具体的，如图2所示，第一电阻R1的第一端连接第一电源V1，第一电阻R1的第二端连接差分放大器的同相输入端；第二电阻R2的第一端连接第一电阻R1的第二端以及差分放大器的同相输入端，第二电阻R2的第二端接地；第三电阻R3的第一端连接第二电源V2，第三电阻R3的第二端连接差分放大器的反向输入端；第四电阻R4的第一端连接第三电阻R3的第二端以及差分放大器的反向输入端，第四电阻R4的第二端连接差分放大器的输出端；以及阻值可调模块Rx的第一端连接第一电源V1以及第一电阻R1的第一端，阻值可调模块Rx的第二端连接第二电阻R2的第二端。
[0024]有利的是，本实施例中，阻值可调模块Rx可以为乘法数模转换器（Digital to Analog Converter，即乘法DAC）。
[0025]在本申请的优选实施方案中，还设置有第五电阻R5和第六电阻R6，第五电阻R5与第一电阻R1串联，使得第一电源V1的输出电压同时输入乘法数模转换器的参考输入端和第五电阻R5；第二电阻R2与第六电阻R6串联，乘法数模转换器的参考输出端耦接到第六电阻R6与第二电阻R2串联的节点上。具体的，第五电阻R5的第一端连接第一电源以及阻值可调模块Rx的第一端，第五电阻R5的第二端连接第一电阻R1的第一端，第六电阻R6的第一端连接第二电阻R2的第二端以及阻值可调模块Rx的第二端，第六电阻R6的第二端接地。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高共模抑制比的差分采样电路，其特征在于，所述差分采样电路包括第一电源、第二电源、第一电阻、第二电阻、第三电阻、第四电阻、阻值可调模块以及差分放大器，其中，所述第一电阻的第一端连接所述第一电源，所述第一电阻的第二端连接所述差分放大器的同相输入端；所述第二电阻的第一端连接所述第一电阻的第二端以及所述差分放大器的同相输入端，所述第二电阻的第二端接地；所述第三电阻的第一端连接所述第二电源，所述第三电阻的第二端连接所述差分放大器的反向输入端；所述第四电阻的第一端连接所述第三电阻的第二端以及所述差分放大器的反向输入端，所述第四电阻的第二端连接所述差分放大器的输出端；以及所述阻值可调模块的第一端连接所述第一电源以及所述第一电阻的第一端，所述阻值可调模块的第二端连接所述第二电阻的第二端。2.如权利要求1所述的提高共模抑制比的差分采样电路，其特征在于，所述阻值可调模块为乘法数模转换器。3.如权利要求1所述的提高共模抑制比的差分采样电路，其特征在于，还包括第五电阻，所述第五电阻的第一端连接所述第一电源以及所述阻值可调模块的第一端，所述第五电阻的第二端连接所述第一电阻的第一端。4.如权利要求3所述的提高共模抑制比的差分采样电路，其特征在于，还包括第六电阻，所述第六电阻的第一端连接所述第二电阻的第二端以及所述阻值可调模块的第二端，所述第六电阻的第二端接地。5.如权利要求4所述的提高...

【专利技术属性】
技术研发人员：ꢀ五一IntClH零三F三四五，
申请(专利权)人：艾乐德电子南京有限公司，
类型：发明
国别省市：