本发明专利技术公开了一种备份cell替换电路验证方法、装置、存储介质和终端，提取备份cell替换电路转换为Verilog代码，失效cell替换完成后，根据随机生成需要进行数据配置替换地址进行仿真验证，判断仿真结果成功则再根据随机生成需要进行数据配置替换地址通过断言验证该地址是否在对应的时刻产生了替换使能信号，若是则说明备份cell替换电路对待测设计中失效cell的替换成功，反之替换失败；本方案通过将备份cell替换电路转成Verilog代码，系统可以自动随机生成需要进行数据配置替换地址，以及对替换情况进行自动检查，代替人工操作，极大地提高仿真速度；而且系统可以随机大量生成替换激励，大大增加验证覆盖率。大大增加验证覆盖率。大大增加验证覆盖率。
【技术实现步骤摘要】
备份cell替换电路验证方法、装置、存储介质和终端
[0001]本专利技术涉及非易失存储器验证
，尤其涉及的是一种备份cell替换电路验证方法、装置、存储介质和终端。
技术介绍
[0002]在非易失存储器中，存储单元备份电路是用来替换掉存储器中失效的bit，通常由模拟工程师设计。对存储单元备份电路的验证，传统的验证方法一般是模拟工程师通过hspice电路（Hspice主要通过电路网表(Netlist)来实现电路描述、激励添加、输出控制等功能）仿真，无论是模块级还是系统级都只是手动给激励，手动检查替换情况，人工操作导致验证覆盖情形少，仿真速度慢。
[0003]因此，现有的技术还有待于改进和发展。
技术实现思路
[0004]本专利技术的目的在于提供一种备份cell替换电路验证方法、装置、存储介质和终端，旨在解决现有的存储单元备份电路通过hspice电路仿真需要人工操作验证，导致验证覆盖率低，仿真速度慢的问题。
[0005]本专利技术的技术方案如下：一种备份cell替换电路验证方法，其中，具体包括以下步骤：S1：提取备份cell替换电路并转换为Verilog代码；S2：打开备份cell替换电路使能；S3：随机生成需要进行数据配置替换的地址；S4：对待测设计的失效cell替换完成后，根据所述随机生成需要进行数据配置替换的地址进行仿真验证，得到仿真结果；S5：根据仿真结果判断仿真验证是否成功，若成功，执行S6，若不成功，执行S8；S6：根据所述随机生成需要进行数据配置替换的地址判断该地址是否在对应的时刻产生了替换使能信号，是则执行S7，否则执行S8；S7：备份cell替换电路验证成功，输出验证结果；S8：备份cell替换电路验证不成功，输出验证结果。
[0006]所述的备份cell替换电路验证方法，其中，所述S1中，通过软件提取备份cell替换电路转换为Verilog代码。
[0007]所述的备份cell替换电路验证方法，其中，通过chipsmith软件提取备份cell替换电路转换为Verilog代码。
[0008]所述的备份cell替换电路验证方法，其中，所述S4和S5具体包括以下步骤：s01：根据所述随机生成需要进行数据配置替换的地址，对参考模型和待测设计分别发送写指令；s02：根据所述随机生成需要进行数据配置替换的地址，对参考模型和待测设计分别发
送读指令，读出参考模型和待测设计写入的数据；s03：判断参考模型读出的数据和待测设计读出的数据是否一致，是则执行S6，否则执行S8。
[0009]所述的备份cell替换电路验证方法，其中，所述S6中，根据所述随机生成需要进行数据配置替换的地址，通过断言验证判断该地址是否在对应的时刻产生了替换使能信号。
[0010]一种备份cell替换电路验证装置，其中，包括：电路提取模块，提取备份cell替换电路并转换为Verilog代码；使能打开模块，打开备份cell替换电路使能；地址生成模块，随机生成需要进行数据配置替换的地址；仿真验证模块，对待测设计的失效cell替换完成后，根据所述随机生成需要进行数据配置替换的地址进行仿真验证，得到仿真结果；第一判断模块，根据仿真结果判断仿真验证是否成功；第二判断模块，根据所述随机生成需要进行数据配置替换的地址判断该地址是否在对应的时刻产生了替换使能信号；验证结果输出模块，输出验证结果。
[0011]所述的备份cell替换电路验证装置，其中，所述仿真验证模块包括：写指令发送模块，根据所述随机生成需要进行数据配置替换的地址，对参考模型和待测设计分别发送写指令；读指令发送模块，根据所述随机生成需要进行数据配置替换的地址，对参考模型和待测设计分别发送读指令，读出参考模型和待测设计写入的数据；第三判断模块，判断参考模型读出的数据和待测设计读出的数据是否一致。
[0012]所述的备份cell替换电路验证装置，其中，所述第二判断模块采用断言验证判断模块。
[0013]一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
[0014]一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
[0015]本专利技术的有益效果：本专利技术通过提供一种备份cell替换电路验证方法、装置、存储介质和终端，通过打开备份cell替换电路使能启动转换为Verilog代码的备份cell替换电路，备份cell替换电路根据随机生成需要进行数据配置替换的地址对待测设计中对应地址的失效cell进行替换，然后分别对待测设计和参考模型先发送写指令，然后再发送读指令，判断参考模型读出的数据和待测设计读出的数据是否一致，若一致，则再根据所述随机生成需要进行数据配置替换的地址通过断言验证该地址是否在对应的时刻产生了替换使能信号，若是，则说明备份cell替换电路对待测设计中失效cell的替换是成功的，反之，则替换不成功；本技术方案通过将备份cell替换电路转成Verilog代码，系统可以自动随机生成需要进行数据配置替换的地址，以及对替换情况进行自动检查，代替人工操作，极大地提高了仿真速度；而且系统可以随机大量生成替换激励，大大增加了验证覆盖率。
附图说明
[0016]图1是本专利技术中备份cell替换电路验证方法的步骤流程图。
[0017]图2是本专利技术中备份cell替换电路验证装置的示意图。
[0018]图3是本专利技术中终端的示意图。
具体实施方式
[0019]下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0020]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0021]如图1所示，一种备份cell替换电路验证方法，具体包括以下步骤：S1：提取备份cell替换电路并转换为Verilog（Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能）代码；S2：打开备份cell替换电路使能；S3：随机生成需要进行数据配置替换的地址；S4：对待测设计的失效cell替换完成后，根本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种备份cell替换电路验证方法，其特征在于，具体包括以下步骤：S1：提取备份cell替换电路并转换为Verilog代码；S2：打开备份cell替换电路使能；S3：随机生成需要进行数据配置替换的地址；S4：对待测设计的失效cell替换完成后，根据所述随机生成需要进行数据配置替换的地址进行仿真验证，得到仿真结果；S5：根据仿真结果判断仿真验证是否成功，若成功，执行S6，若不成功，执行S8；S6：根据所述随机生成需要进行数据配置替换的地址判断该地址是否在对应的时刻产生了替换使能信号，是则执行S7，否则执行S8；S7：备份cell替换电路验证成功，输出验证结果；S8：备份cell替换电路验证不成功，输出验证结果。2.根据权利要求1所述的备份cell替换电路验证方法，其特征在于，所述S1中，通过软件提取备份cell替换电路转换为Verilog代码。3.根据权利要求2所述的备份cell替换电路验证方法，其特征在于，通过chipsmith软件提取备份cell替换电路转换为Verilog代码。4.根据权利要求1所述的备份cell替换电路验证方法，其特征在于，所述S4和S5具体包括以下步骤：s01：根据所述随机生成需要进行数据配置替换的地址，对参考模型和待测设计分别发送写指令；s02：根据所述随机生成需要进行数据配置替换的地址，对参考模型和待测设计分别发送读指令，读出参考模型和待测设计写入的数据；s03：判断参考模型读出的数据和待测设计读出的数据是否一致，是则执行S6，否则执行S8。5.根据权利要求1所述的备份cell替换电路验证方法，其特征在于，所述S6中，根据所述随机生成需要进行数据配置替换的...
【专利技术属性】
技术研发人员：张新展，陈胜源，朱雨萌，张宇，
申请(专利权)人：深圳市芯天下技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。