芯片封装结构及其形成方法技术

提供芯片封装结构。芯片封装结构包括布线结构。芯片封装结构包括位于布线结构上方的第一芯片结构。芯片封装结构包括围绕第一芯片结构的第一模制层。芯片封装结构包括位于第一芯片结构和第一模制层上方的第二芯片结构。芯片封装结构包括围绕第二芯片结构并且位于第一芯片结构和第一模制层上方的第二模制层。芯片封装结构包括位于第二芯片结构和第二模制层上方的第三芯片结构。芯片封装结构包括围绕第三芯片结构并且位于第二芯片结构和第二模制层上方的第三模制层。芯片封装结构包括围绕第二模制层和第三模制层的第四模制层。本申请还涉及形成芯片封装结构的方法。涉及形成芯片封装结构的方法。涉及形成芯片封装结构的方法。

【技术实现步骤摘要】
芯片封装结构及其形成方法


[0001]本申请的实施例涉及芯片封装结构及其形成方法。

技术介绍

[0002]半导体集成电路(IC)工业经历了快速增长。IC材料和设计方面的技术进步已经产生了多代IC。每一代电路都比上一代具有更小且更复杂的电路。但是，这些进步增加了处理和制造IC的复杂性。
[0003]在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。这种按比例缩小的工艺通常可通过提高生产效率和降低相关成本来提供益处。
[0004]通常在单个半导体晶圆上制造数十或数百个集成电路。通过沿划线锯切集成电路将单个管芯分割。然后将单个管芯分别封装。半导体工业通过不断减小最小部件尺寸而不断提高各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成至给定区域。然而，由于部件尺寸持续减小，因此制造工艺继续变得更加难以实施。因此，利用高集成密度的电子组件形成可靠的封装件是一个挑战。

技术实现思路

[0005]本申请的一些实施例提供了一种芯片封装结构，包括：布线结构；第一芯片结构，位于所述布线结构上方；第一模制层，围绕所述第一芯片结构；第二芯片结构，位于所述第一芯片结构和所述第一模制层上方；第二模制层，围绕所述第二芯片结构并且位于所述第一芯片结构和所述第一模制层上方；第三芯片结构，位于所述第二芯片结构和所述第二模制层上方；第三模制层，围绕所述第三芯片结构并且位于所述第二芯片结构和所述第二模制层上方，其中，所述第二模制层的第一侧壁和所述第三模制层的第二侧壁基本共面；以及第四模制层，围绕所述第二模制层和所述第三模制层，其中，所述第一模制层的第三侧壁和所述第四模制层的第四侧壁基本共面。
[0006]本申请的另一些实施例提供了一种芯片封装结构，包括：布线结构；第一芯片结构，位于所述布线结构上方；第一模制层，围绕所述第一芯片结构；第一导电结构，穿过所述第一模制层并且连接至所述布线结构；第二芯片结构，位于所述第一芯片结构、所述第一模制层和所述第一导电结构上方，其中，所述第二芯片结构通过所述第一导电结构电连接至所述布线结构；第二模制层，围绕所述第二芯片结构并且位于所述第一芯片结构和所述第一模制层上方；第三芯片结构，位于所述第二芯片结构和所述第二模制层上方；第三模制层，围绕所述第三芯片结构并且位于所述第二芯片结构和所述第二模制层上方；以及第四模制层，围绕所述第二模制层和所述第三模制层，其中，所述第一模制层的第一侧壁和所述第四模制层的第二侧壁基本共面。
[0007]本申请的又一些实施例提供了一种形成芯片封装结构的方法，包括：形成围绕第一芯片结构的第一模制层；在所述第一芯片结构和所述第一模制层上方设置第二芯片结
构；形成围绕所述第二芯片结构并且位于所述第一芯片结构和所述第一模制层上方的第二模制层；形成围绕所述第一模制层和所述第二模制层的第三模制层；在所述第二芯片结构、所述第二模制层和所述第三模制层上方设置第三芯片结构；以及形成围绕所述第三芯片结构并且位于所述第二芯片结构、所述第二模制层和所述第三模制层上方的第四模制层。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1A至图1H是根据一些实施例的用于形成芯片封装结构的工艺的各个阶段的截面图。
[0010]图1C-1和图1H-1是根据一些实施例的图1C和图1H的芯片封装结构的顶视图。
[0011]图2A至图2H是根据一些实施例的用于形成芯片封装结构的工艺的各个阶段的截面图。
[0012]图2B-1和图2H-1是根据一些实施例的图2B和图2H的芯片封装结构的顶视图。
[0013]图3A至图3E是根据一些实施例的用于形成芯片封装结构的工艺的各个阶段的截面图。
[0014]图4A是根据一些实施例的图3E的芯片封装结构的顶视图。
[0015]图4B是根据一些实施例的图3E的芯片封装结构的立体图。
[0016]图5是根据一些实施例的图3E的芯片封装结构的顶视图。
[0017]图6是根据一些实施例的图3E的芯片封装结构的顶视图。
[0018]图7是根据一些实施例的图3E的芯片封装结构的顶视图。
[0019]图8是根据一些实施例的图3E的芯片封装结构的顶视图。
[0020]图9A至图9E是根据一些实施例的用于形成芯片封装结构的工艺的各个阶段的截面图。
[0021]图9C-1是根据一些实施例的图9C的芯片封装结构的顶视图。
[0022]图9C-2是根据一些实施例的示出沿图9C-1中的截面线II-II
’
的芯片封装结构的截面图。
[0023]图10A至图10D是根据一些实施例的用于形成芯片封装结构的工艺的各个阶段的截面图。
[0024]图11A是根据一些实施例的芯片封装结构的截面图。
[0025]图11B是根据一些实施例的图11A的芯片封装结构的顶视图。
[0026]图12是根据一些实施例的芯片封装结构的截面图。
[0027]图13是根据一些实施例的芯片封装结构的截面图。
具体实施方式
[0028]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部
件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0029]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中描述的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0030]本领域技术人员将理解说明书中的术语“基本”，诸如“基本平坦”或“基本共面”等。在一些实施例中，形容词基本可以去除。在适用的情况下，术语“基本”还可以包括具有“全部”、“完全”、“所有”等的实施例。在适用的情况下，术语“基本”还可以涉及90％或更高，诸如95％或更高，尤其是99％或更高，包括100％。此外，诸如“基本平行”或“基本垂直”的术语应解释为不排除与特定布置的微小偏差，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，包括：布线结构；第一芯片结构，位于所述布线结构上方；第一模制层，围绕所述第一芯片结构；第二芯片结构，位于所述第一芯片结构和所述第一模制层上方；第二模制层，围绕所述第二芯片结构并且位于所述第一芯片结构和所述第一模制层上方；第三芯片结构，位于所述第二芯片结构和所述第二模制层上方；第三模制层，围绕所述第三芯片结构并且位于所述第二芯片结构和所述第二模制层上方，其中，所述第二模制层的第一侧壁和所述第三模制层的第二侧壁基本共面；以及第四模制层，围绕所述第二模制层和所述第三模制层，其中，所述第一模制层的第三侧壁和所述第四模制层的第四侧壁基本共面。2.根据权利要求1所述的芯片封装结构，还包括：第一导电结构，穿过所述第二模制层并且连接至所述第三芯片结构。3.根据权利要求2所述的芯片封装结构，还包括：第二导电结构，穿过所述第一模制层并且连接至所述第一导电结构和所述布线结构。4.根据权利要求3所述的芯片封装结构，还包括：第三导电结构，穿过所述第一模制层并且连接至所述第二芯片结构和所述布线结构。5.根据权利要求1所述的芯片封装结构，还包括：绝缘层，位于所述第一芯片结构和所述第二芯片结构之间、位于所述第一模制层和所述第二芯片结构之间以及位于所述第一模制层和所述第二模制层之间。6.根据权利要求5所述的芯片封装结构，其中，所述绝缘层还位于所述第一模制层和所述第四模制层之间。7.根据权利要求6所述的芯片封装结构，其中，所述绝缘层的第五侧壁、所述第...

【专利技术属性】
技术研发人员：陈威宇，苏安治，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：