半导体装置的形成方法制造方法及图纸

本公开提供一种半导体装置的形成方法，此种半导体装置包括n型鳍式场效晶体管结构及p型鳍式场效晶体管结构，其中n型鳍式场效晶体管及p型鳍式场效晶体管结构的每一个皆包括半导体基板及栅极沟槽。所述方法包括：沉积界面层于每一个栅极沟槽中；沉积第一金属氧化物层于界面层上；从p型鳍式场效晶体管结构移除第一金属氧化物层；沉积铁电层于每一个栅极沟槽中；沉积第二金属氧化物层于铁电层上；从n型鳍式场效晶体管结构移除第二金属氧化物层；以及沉积栅极电极于每一个栅极沟槽中。沉积栅极电极于每一个栅极沟槽中。沉积栅极电极于每一个栅极沟槽中。

【技术实现步骤摘要】
半导体装置的形成方法


[0001]本专利技术实施例涉及半导体装置，特别是涉及一种包含金属氧化物层间结构的半导体装置及其形成方法。

技术介绍

[0002]半导体集成电路产业经历了指数型的成长。集成电路材料和设计上的技术进展已造就了数个世代的集成电路，其中每一世代都比前一世代具有较小且更复杂的电路。在集成电路演进期间，功能密度(亦即，单位芯片面积的互连装置数目)通常会增加而几何尺寸(亦即，即可使用制程生产的最小元件(或线))却减少。此微缩化的制程通常会提供增加生产效率及降低相关成本的助益。但此微缩化也增加了集成电路结构的制程及制造上的复杂性。
[0003]随着技术节点缩小，在一些集成电路设计(例如场效晶体管(FET)设计)中实现的一项进展是有关于引入及利用负电容(NC)晶体管。负电容晶体管是将铁电材料层添加到惯用的晶体管中，以降低所需的供应电压(supply voltage)并降低功率消耗(power consumption)。负电容场效晶体管可能存在的问题是栅极电流密度泄漏，其可能会破坏负电容特性(NC behavior)。可用较厚的界面层来处理栅极电流泄漏的问题，但可能会因为较大的有效氧化物厚度/反转厚度(inversion thickness)，反而降低装置性能。此外，铁电界面问题可能会导致负电容场效晶体管在p型鳍式场效晶体管上的增益较低(例如，底部界面是铁电与介电质的界面，且顶部界面是铁电与金属的界面)。栅极电流泄漏及界面问题可能对负电容匹配造成不利的影响且劣化装置性能。因此，如何改善负电容晶体管的性能是半导体工业面临的挑战。本揭露旨在解决以上问题以及其他相关问题。

技术实现思路

[0004]本专利技术实施例提供一种半导体装置的形成方法，包括：提供n型鳍式场效晶体管结构及p型鳍式场效晶体管结构，所述n型鳍式场效晶体管及p型鳍式场效晶体管结构的每一个皆包括半导体基板及栅极沟槽；沉积界面层于每一个栅极沟槽中；沉积第一金属氧化物层于界面层上；从p型鳍式场效晶体管结构移除第一金属氧化物层；沉积铁电层于每一个栅极沟槽中；沉积第二金属氧化物层于铁电层上；从n型鳍式场效晶体管结构移除第二金属氧化物层；以及沉积栅极电极于每一个栅极沟槽中。
[0005]本专利技术实施例提供一种半导体装置的形成方法，包括：提供半导体基板，具有第一及第二栅极沟槽形成于其上；沉积界面层于所述第一栅极沟槽及第二栅极沟槽的每一个中；沉积第一金属氧化物层于所述第一栅极沟槽及第二栅极沟槽的每一个中的界面层上；从所述第一栅极沟槽移除第一金属氧化物层，露出所述第一栅极沟槽中的界面层；沉积铁电层于所述第一栅极沟槽中的界面层上及所述第二栅极沟槽中的第一金属氧化物层上；沉积第二金属氧化物层于所述第一栅极沟槽及第二栅极沟槽的每一个中的铁电层上；从所述第二栅极沟槽移除第二金属氧化物层，露出所述第二栅极沟槽中的铁电层；以及沉积栅极
电极于所述第一栅极沟槽中的第二金属氧化物层上及所述第二栅极沟槽中的铁电层上。
[0006]本专利技术实施例提供一种半导体结构，包括：n型鳍式场效晶体管结构，具有一第一通道区及一第一栅极结构，第一栅极结构包括：第一界面层，在第一通道区上；第一金属氧化物层，在第一界面层上，第一金属氧化物层具有一第一化学组成(chemical composition)；第一铁电层，在第一金属氧化物层上，第一铁电层具有不同于第一化学组成的一第二化学组成；及第一栅极电极，在第一铁电层上；以及p型鳍式场效晶体管结构，具有第二通道区及第二栅极结构，第二栅极结构包括：第二界面层，在第二通道区上；第二铁电层，在第二界面层上，第二铁电层具有第二化学组成；第二金属氧化物层，在第二铁电层上，第二金属氧化物层具有第一化学组成；及第二栅极电极，在第二金属氧化物层上。
附图说明
[0007]由以下的详细叙述配合附图，可最好地理解本专利技术实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本专利技术实施例的特征。
[0008]图1A是根据一些实施例建构的n型鳍式场效晶体管半导体结构的截面图。
[0009]图1B是根据一些实施例建构的p型鳍式场效晶体管半导体结构的截面图。
[0010]图2是根据一些实施例，示出形成图1A及图1B的半导体结构的方法的流程图。
[0011]图3A-图10A是根据一些实施例，示出图1A的n型鳍式场效晶体管半导体结构在各种制造阶段的截面图。
[0012]图3B-图10B是根据一些实施例，示出图1B的p型鳍式场效晶体管半导体结构在各种制造阶段的截面图。
[0013]图11是根据一些实施例，示出形成图1A及图1B的半导体结构的另一方法的流程图。
[0014]其中，附图标记说明如下：
[0015]100A、100B：半导体结构
[0016]102：半导体基板
[0017]104：通道区
[0018]106：源极/漏极区
[0019]108：层间介电层
[0020]120：栅极结构
[0021]122：界面层
[0022]124：第一金属氧化物层
[0023]126：铁电层
[0024]128：金属电极
[0025]130：栅极间隔物
[0026]132：栅极沟槽
[0027]134：第二金属氧化物层
[0028]200，300：方法
[0029]202，204，206，208，210，212，214，216：操作
[0030]302，304，306，308，310，312，314，316：操作
具体实施方式
[0031]以下提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本专利技术实施例的说明。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本专利技术实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
[0032]此外，其中可能用到与空间相对用词，例如“在
……
之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。再者，当以“大约”、“近似”等用语描述数量或数量的范围时，除非另有说明，否则此用语涵盖所述数量的+/-10％以内的数量。举例而言，用语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。
[0033]本专利技术实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的形成方法，包括：提供一n型鳍式场效晶体管结构及一p型鳍式场效晶体管结构，所述n型鳍式场效晶体管结构及p型鳍式场效晶体管结构的每一个皆包括一半导体基板及一栅极沟槽；沉积一界面层于每一个栅极沟槽中；沉积一第一金属氧化物...

【专利技术属性】
技术研发人员：曹敏，王培宇，杨世海，蔡庆威，程冠伦，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：