半导体加工方法技术

本揭露揭示一种用于使用高阶晶圆翘曲评估薄膜非均匀应力的方法，步骤包括：量测归因于薄膜沉积的越过一晶圆区域的一净晶圆翘曲，将一二维低阶多项式适配至这些晶圆翘曲量测值，及自越过该晶圆区域的该净晶圆翘曲减去该低阶多项式。低阶多项式。低阶多项式。

【技术实现步骤摘要】
半导体加工方法


[0001]本揭露的实施例是有关于减小或防止由沉积薄膜中的非均匀应力引起的高阶对准残余物、高阶膜应力及/或剥离缺陷的方法。

技术介绍

[0002]沉积或生长于半导体晶圆上的薄膜可具有应力，这些应力在后续微影制程中引起叠对(overlay；OVL)残余物或对准误差。叠对残余物描述自一层至下一光阻图案的平版(lithographic)对准误差，且不利地影响集成电路(integrated circuit；IC)良率。5纳米以下特征大小的半导体制程具有严格的OVL残余物规范以增大IC良率。

技术实现思路

[0003]本揭露部分实施例提供一种半导体加工的方法，包括以下步骤：沉积一薄膜于一基板的一表面上；于基板的表面上的多个量测位置处在薄膜沉积之后量测基板的一翘曲；在基板的表面上的多个量测位置处判定基板的归因于薄膜沉积的一翘曲；依据基板的表面上的多个量测位置的座标使基板上归因于薄膜沉积所判定的翘曲量测值适配至一低阶多项式；针对一量测位置的至少一个座标评估低阶多项式；以及在薄膜沉积于量测位置之后，自基板的翘曲量测值减去针对所量测位置的至少一个座标上经评估的低阶多项式。
附图说明
[0004]本揭露的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据产业中的标准惯例，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。
[0005]图1为根据一些实施例的用以判定高阶翘曲Z_HO(X,Y)的根据实施例的方法的流程图；
[0006]图2A为根据一些实施例的半导体晶圆的一部分的示意性侧视图，该示意性侧视图图示在沉积薄膜之前的第一组翘曲量测值Z1(X,Y)；
[0007]图2B为根据一些实施例的半导体晶圆的一部分的示意性侧视图，该示意性侧视图图示沉积薄膜之后的第二组翘曲量测值Z2(X,Y)；
[0008]图2C为根据一些实施例的半导体晶圆的一部分的示意性侧视图，该示意性侧视图图示薄膜沉积之后且光阻在薄膜顶部上已沉积、暴露及显影之后的经量测高阶叠对残余物OVL(X,Y)；
[0009]图2D为根据一些实施例的半导体晶圆的俯视图，半导体晶圆的表面实质上平行于XY平面；
[0010]图3A为归因于所沉积薄膜A在半导体晶圆上的晶圆翘曲量测值Z(X,Y)的等值线图，晶圆翘曲量测值Z(X,Y)根据图1的实施例判定；
[0011]图3B为归因于所沉积薄膜A的高阶翘曲Z_HO(X,Y)的灰阶地图，该高阶翘曲Z_HO
(X,Y)根据图1的实施例来判定；
[0012]图3C为归因于所沉积薄膜A的所量测高阶叠对残余物OVL(X,Y)的图形，所量测的高阶叠对残余物OVL(X,Y)具有与根据图1的实施例判定的高阶翘曲Z_HO(X,Y)的相关；
[0013]图4A为归因于所沉积薄膜B的在半导体晶圆上的晶圆翘曲量测值Z(X,Y)的等值线图，晶圆翘曲量测值Z(X,Y)根据图1的实施例判定；
[0014]图4B为归因于所沉积薄膜B的高阶翘曲Z_HO(X,Y)的灰阶地图，高阶翘曲Z_HO(X,Y)根据图1的实施例判定；
[0015]图4C为归因于所沉积薄膜B的所量测高阶叠对残余物OVL(X,Y)的图形，所量测的高阶叠对残余物OVL(X,Y)具有与根据图1的实施例判定的高阶翘曲Z_HO(X,Y)的相关；
[0016]图5为归因于薄膜A及薄膜B越过晶圆直径的高阶翘曲Z_HO(X,Y)的曲线图，高阶翘曲Z_HO(X,Y)根据图1的实施例判定；
[0017]图6A为归因于所沉积薄膜C在半导体晶圆上的晶圆翘曲量测值Z(X,Y)的等值线图，晶圆翘曲量测值Z(X,Y)根据图1的实施例判定；
[0018]图6B为归因于所沉积薄膜C的高阶翘曲Z_HO(X,Y)的灰阶地图，高阶翘曲Z_HO(X,Y)根据图1的实施例判定；
[0019]图6C为归因于所沉积薄膜C的所观测剥离事件的图形，剥离事件具有与根据图1的实施例判定的高阶翘曲Z_HO(X,Y)的相关；
[0020]图7A为归因于所沉积薄膜D在半导体晶圆上的晶圆翘曲量测值Z(X,Y)的等值线图，晶圆翘曲量测值Z(X,Y)根据图1的实施例判定；
[0021]图7B为归因于所沉积薄膜D的高阶翘曲Z_HO(X,Y)的灰阶地图，高阶翘曲Z_HO(X,Y)根据图1的实施例判定；
[0022]图7C为归因于所沉积薄膜D的所观测剥离事件的图形，剥离事件具有与根据图1的实施例判定的高阶翘曲Z_HO(X,Y)的相关；
[0023]图8为用以判定越过半导体晶圆的直径的高阶翘曲Z_HO(X)的根据替代性实施例的方法的流程图；
[0024]图9为用以判定越过半导体晶圆的直径的高阶翘曲Z_HO(X)的根据替代性实施例的方法的流程图；
[0025]图10为用以利用精细晶圆对准、移除平移及旋转判定薄膜中的高阶应力的根据替代性实施例的方法的流程图；
[0026]图11为用以利用精细晶圆对准(fine wafer alignment；FIWA)及衬里模型化判定薄膜中的高阶应力的根据替代性实施例的方法的流程图；
[0027]图12A至图12C为图示使用图10的方法来判定薄膜E中的高阶应力的FIWA晶圆地图；
[0028]图13A至图13C为图示使用图10的方法来判定薄膜F中的高阶应力的FIWA晶圆地图；
[0029]图14A至图14C为图示使用图11的方法来判定薄膜G中的高阶应力的晶圆地图；
[0030]图15A至图15C为图示使用图11的方法来判定薄膜H中的高阶应力的晶圆地图。
[0031]【符号说明】
[0032]100:方法
[0033]102:步骤
[0034]104:步骤
[0035]106:步骤
[0036]108:步骤
[0037]110:步骤
[0038]112:步骤
[0039]200:侧视图部分
[0040]201:侧视图部分
[0041]202:半导体晶圆
[0042]203:侧视图部分
[0043]205:向下俯视图
[0044]230:介电层
[0045]232a、232b:叠对标记(第一叠对标记)
[0046]234:薄膜
[0047]236a、236b:叠对标记
[0048]254:表面
[0049]256:晶圆参考标记
[0050]302:等值线图
[0051]304:半导体晶圆
[0052]306:灰阶地图
[0053]308:区域
[0054]310:向量图形
[0055]312:区域
[0056]402:等值线图表
[0057]404:半导体晶圆
[0058]406:灰阶地图
[0059]408a、408b:区域
[0060]410:向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体加工的方法，其特征在于，包括以下步骤：沉积一薄膜于一基板的一表面上；于该基板的该表面上的多个量测位置处在该薄膜沉积之后量测该基板的一翘曲；在该基板的该表面上的多个量测位置处判定该基板的归因于该薄膜沉积的一翘曲；依据该基板的该表面上的该多个...

【专利技术属性】
技术研发人员：何韦德，吴汉威，唐沛陞，李孟融，林华泰，童思频，姜兰欣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：