存储器装置及其感测方法制造方法及图纸

本发明专利技术公开了一种存储器装置及其感测方法，存储器装置包括存储单元阵列(memory cell array)、多个感测放大器(sense amplifier)以及用于控制多个感测放大器的存储器控制器。存储单元阵列包括多个位线(bit line)，其中一位线耦接到多个存储单元。感测放大器耦接到位线，并提供感应电流(sensing current)，以存取(access)来自于与位线相对应的多个存储单元的一个或多个存储单元的数据。存储器控制器执行操作包括：在存储器存取周期的预充电阶段(pre

【技术实现步骤摘要】
存储器装置及其感测方法


[0001]本公开涉及一种存储器装置及其感测方法，并且该感测方法特别是用于感测存储器装置中的存储单元。

技术介绍

[0002]在感测周期期间，通过施加一组电压，可感测存储单元(Memory cell)。为了感测来自高密度(high-density)存储器装置(例如，具有多级单元(multiple-level cell)的高密度NAND或NOR闪存(flash memory)装置)的数据，可以在适当时段的不同时间，将不同的电压电平(voltage level)施加到高密度存储器装置。

技术实现思路

[0003]本专利技术描述了用于感测来自存储器装置中的存储单元(memory cell)的装置、方法与系统。在一些实施方式中，存储器装置包括存储单元阵列(memory cell array)，其中多个金属位线(metal bit line,MBL)耦接到存储单元串列(string)中所设置的存储单元，其中每一金属位线耦接到一个或多个存储单元串列。多个感测放大器各自连接到存储器装置中的金属位线。当从存储单元存取(access)数据时(例如，在编程验证(program verify)操作期间)，存储器装置的存储器控制器控制连接于金属位线的感测放大器，以将感应电流(sensing current)提供至目标(target)存储单元，其中该金属位线耦接到具有目标存储单元的存储单元串列。在一些实施方式中，金属位线具有寄生电容(parasitic capacitance)以及因具有一个或多个邻近(adjacent)金属位线的耦合效应(coupling effect)而导致的交叉耦合电容(cross-coupling capacitance)(一起称为金属位线的“电容单元”)。来自感测放大器的感应电流的第一部分作为存储单元电流，以提供至具有目标存储单元的存储单元串列；而感应电流的第二部分与第三部分分别提供至寄生电容与交叉耦合电容，其中第二部分和第三部分合称为电容单元的通道电流(channel current)。在从预充电(pre-charging)操作至感测操作的转换期间，耦接到金属位线的感测放大器的输出节点处的电压差可产生通道电流，使得感应电流的量不足以用于准确的(accurate)感测操作。为了维持足够的感应电流，存储器控制器通过将第一电压提供至感测放大器，启动从目标存储单元所存取的数据，以将金属位线偏压(bias)到某个电压电平(voltage level)，该电压电平使用预充电电流来对金属位线的电容单元进行预充电。通过对电容单元进行预充电，减小或消除了(eliminated)通道电流，同时在目标存储单元的后续感测操作期间，大部分感应电流作为存储单元电流来进行提供。
[0004]当执行感测操作时，存储器控制器将第二电压提供至感测放大器，该感测放大器消除金属位线的偏压变化，或者将金属位线的偏压变化限制在一定电压电平的已知范围内。通过消除或限制金属位线的偏压变化，防止了通道电流的增加，这防止了具有邻近金属位线的金属位线的交叉耦合电容的增加。在这样做时，还防止了因交叉耦合电容所导致的邻近金属位线的通道电流的任意增加，使得用于邻近金属位线的存储器存取的大部分感应
电流作为存储单元电流来进行提供。这防止了邻近金属位线的感测噪声(noise)的增加，提高了耦接到邻近金属位线的存储单元的感测准确度。因此，本案所公开的方法与系统避免了因目标存储单元的编程验证操作所导致的耦接到邻近金属位线的存储单元的阈值(threshold)电压偏移(shift)。
[0005]以此方式，存储器阵列模式(pattern)的改变(例如因对存储器阵列中的一个或多个存储单元进行编程)不会造成存储器阵列中其他存储单元的阈值电压的改变，其中阈值电压偏移可导致存储单元内容的错误读取(inaccurate reading)。这对于实施方式更快或高密度的存储器装置是有用的，像是具有三层单元(triple-level cells,TLC)或四层单元(quad-level cells,QLC)的存储器装置等，并且尤其是用于较低的参考感应电流(reference sensing current)。
[0006]通常，本说明书中所描述的主题的一个创新方面可实施于包含了存储单元阵列、多个感测放大器与用于控制多个感测放大器的存储器控制器的存储器装置中。存储单元阵列包括多个位线，其中位线耦接到多个存储单元。感测放大器耦接到位线，并提供感应电流以存取来自对应于位线的多个存储单元的一个或多个存储单元的数据。存储器控制器执行操作包括：在存储器存取周期的预充电阶段期间，将第一电压提供至特定(particular)感测放大器；以及在存储器存取周期的感测阶段期间，将第二电压提供至特定感测放大器，其中第二电压是低于第一电压的非零电压。
[0007]前述与其他实施方式可以各自选择性地(optionally)单独(alone)或组合(combination)包括以下技术特征中的一个或多个。第一电压可驱动(drive)感应电流以存取来自目标存储单元的数据。感应电流可包括(1)提供至耦接于具有目标存储单元的特定位线的多个存储单元的第一电流，以及(2)提供至对应于特定位线的电容电路的第二电流。特定感测放大器可包括：感测单元，该感测单元根据从存储器控制器所接收的第一控制信号来产生第一电流；以及预充电单元，该预充电单元根据从存储器控制器所接收的第二控制信号与第三控制信号来产生第二电流。
[0008]感测单元可包括第一晶体管(transistor)，该第一晶体管在将第一控制信号施加到第一晶体管的栅极(gate)时提供第一电压，并且在将第四控制信号施加到第一晶体管的栅极时提供第二电压。感测单元可包括：第一晶体管，该第一晶体管在将第一控制信号施加到第一晶体管的栅极时提供第一电压；以及第二晶体管，该第二晶体管在将第四控制信号施加到第二晶体管的栅极时提供第二电压。
[0009]预充电单元可包括：第一晶体管，该第一晶体管在将第二控制信号施加到第一晶体管的栅极时提供第三电压；以及第二晶体管，该第二晶体管在将第三控制信号施加到第二晶体管的栅极时提供第四电压，其中第二电流系利用第三电压和第四电压来产生。
[0010]电容电路可包括特定位线的寄生电容以及在特定位线与邻近位线之间所共享(shared)的交叉耦合电容。
[0011]在存储器存取周期期间，特定感测放大器可将感应电流提供至耦接于特定位线的多个存储单元。存储器控制器可将第一电压提供至特定感测放大器，以在预充电阶段期间将特定位线偏压至已知电压电平，并且在感测阶段期间，可将第二电压提供至特定感测放大器，以将特定位线的偏压变化限制在已知电压范围内。可选择第二电压的数值，以将耦接到特定感测放大器的特定位线的偏压维持在已知电压电平。
[0012]在另一方面，一种用于感测存储器装置的方法包括：在存储器存取周期的预充电阶段期间，由存储器控制器将第一电压提供至包含于存储器装置的多个感测放大器的特定感测放大器。其中多个感本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：一存储单元阵列，包括多个位线，其中各该位线耦接到多个存储单元；多个感测放大器，其中各该感测放大器耦接到各该位线，并提供一感应电流，以存取来自于与该位线相对应的这些存储单元的一个或多个存储单元的数据；以及一存储器控制器，用于控制这些感测放大器，该存储器控制器执行操作包括：在一存储器存取周期的一预充电阶段期间，将一第一电压提供至一特定感测放大器；以及在该存储器存取周期的一感测阶段期间，将一第二电压提供至该特定感测放大器，其中该第二电压为低于该第一电压的一非零电压。2.根据权利要求1所述的存储器装置，其中该第一电压驱动该感应电流，以从一目标存储单元存取数据。3.根据权利要求2所述的存储器装置，其中该感应电流包括：提供至耦接于具有该目标存储单元的一特定位线的这些存储单元的一第一电流，以及提供至对应于该特定位线的一电容电路的一第二电流。4.根据权利要求3所述的存储器装置，其中该特定感测放大器包括：一感测单元，依据从该存储器控制器所接收的一第一控制信号来产生该第一电流；以及一预充电单元，依据从存储器控制器所接收的一第二控制信号与一第三控制信号来产生该第二电流。5.根据权利要求4所述的存储器装置，其中该感测单元包括：一第一晶体管，在将该第一控制信号施加到该第一晶体管的一栅极时提供该第一电压，并在一第四控制信号施加到该第一晶体管的该栅极时提供该第二电压。6.根据权利要求4所述的存储器装置，其中，该感测单元包括：一第一晶体管，在将该第一控制信号施加到该第一晶体管的栅极时提供该第一电压；以及一第二晶体管，在将一第四控制信号施加到该第二晶体管的栅极时提供该第二电压。7.根据权利要求4所述的存储器装置，其中该预充电单元包括：一第一晶体管，在将该第二控制信号施加到该第一晶体管的栅极时提供一第三电压；以及一第二晶体管，在将该第三控制信号施加到该第二晶体管的栅极时提供一第四电压；其中，该第二电流系使用该第三电压与该第四电压来产生。8.根据权利要求3所述的存储器装置，其中该电容电路包括该特定位线的一寄生电容以及在该特定位线与一邻近位线之间所共享的一交叉耦合电容。9.根据权利要求1所述的存储器装置，其中在该存储器存取周期期间，该特定感测放大器将该感应电流提供至耦接于一特定位线的这些存储单元；其中在该预充电阶段期间，该存储器控制器将该第一电压提供至该特定感测放大器，以将该特定位线偏压至一已知电压电平；以及其中在该感测阶段期间，该存储器控制器将该第二电压提供至该特定感测放大器，以将该特定位线的偏压变化限制在一已知电压范围内。
10.根据权利要求9所述的存储器装置，其中该第二电压的一数值被选择，以将耦接到该特定感测放大器的该特定位线的偏压维持在该已知电压电平。11.一种存储器装置的感测方法，包括：在一存储器存取周期的一预充电阶段期间，通过一存储器控制器，将一第一电压提供至包含于...

【专利技术属性】
技术研发人员：陈重光，陈汉松，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：