半导体封装结构及其制造方法技术

本公开提供了半导体封装结构及其制造方法。该半导体封装结构的一具体实施方式包括：线路基板，具有第一表面以及与第一表面相对的第二表面，第一封装层，设置于第一表面，包括第一电子组件和第一封装材，第一缓冲层，设置于第一表面与第一封装层之间，其中，线路基板的热膨胀系数CTE大于第一封装层的CTE，第一缓冲层的CTE大于第一封装材的CTE。该半导体封装结构可以减少翘曲。构可以减少翘曲。构可以减少翘曲。

【技术实现步骤摘要】
半导体封装结构及其制造方法


[0001]本公开涉及半导体封装
，具体涉及半导体封装结构及其制造方法。

技术介绍

[0002]随着电子产品系统微小型化、多功能化和高效率需求的日益增加，对电子元器的小薄轻的要求以及对系统高密度封装的要求也日益增加。
[0003]在半导体封装制造的过程中，可能会包括各种高温制造工艺，各组件可能会处于高温状态。例如，在塑料封装材通过加热会固化成热固性塑料以将组件包覆模塑成型的过程中，半固态、固态塑料处于高温状态。在各组件处于高温环境下，由不同材料形成的各组件可能会具有不同的热膨胀系数(CTE)，进而可能由于各组件之间CTE不匹配而产生翘曲，导致各组件之间的界面产生分层。

技术实现思路

[0004]本公开提出了半导体封装结构及其制造方法。
[0005]第一方面，本公开提供了一种半导体封装结构，该半导体封装结构包括：线路基板，具有第一表面以及与第一表面相对的第二表面；第一封装层，设置于第一表面，包括第一电子组件和第一封装材；第一缓冲层，设置于第一表面与第一封装层之间；其中，线路基板的热膨胀系数CTE大于第一封装层的CTE，第一缓冲层的CTE大于第一封装材的CTE。
[0006]在一些可选的实施方式中，还包括：第二封装层，设置于第二表面，包括第二电子组件和第二封装材，其中，第一封装层的CTE小于第二封装层的CTE。
[0007]在一些可选的实施方式中，还包括：第二缓冲层，设置于第二表面与第二封装层之间，第二缓冲层的CTE为负值。
[0008]在一些可选的实施方式中，第二缓冲层相对于第一缓冲层更靠近线路基板的边缘。
[0009]在一些可选的实施方式中，线路基板还具有与第一表面相邻的第三表面、第四表面、第五表面以及第六表面，第二缓冲层与第三表面、第四表面、第五表面以及第六表面中至少一表面共平面。
[0010]在一些可选的实施方式中，第一缓冲层嵌入至线路基板和第一封装材之中。
[0011]在一些可选的实施方式中，第一缓冲层嵌入至线路基板的部分的体积小于等于第一缓冲层嵌入至第一封装材的部分的体积。
[0012]在一些可选的实施方式中，第一缓冲层嵌入至线路基板的部分的高度小于等于第一缓冲层嵌入至第一封装材的部分的高度。
[0013]在一些可选的实施方式中，第二缓冲层嵌入至线路基板和第二封装材之中。
[0014]在一些可选的实施方式中，第二缓冲层嵌入至线路基板的部分的体积小于等于第二缓冲层嵌入至第二封装材的部分的体积。
[0015]在一些可选的实施方式中，第二缓冲层嵌入至线路基板的部分的高度小于等于第
二缓冲层嵌入至第二封装材的部分的高度。
[0016]在一些可选的实施方式中，半导体封装结构还包括：第一线路层，设置于第一封装层；第二线路层，设置于第二封装层。
[0017]在一些可选的实施方式中，该半导体封装结构还包括：导电连接件，设置于第一表面。
[0018]在一些可选的实施方式中，第一缓冲层和第二缓冲层的径向截面为半圆形、长方形、正方形、梯形、三角形中的任意一种。
[0019]第二方面，本公开提供了一种制造半导体封装结构的方法，该方法包括：提供线路基板，其中，线路基板具有第一表面以及与第一表面相对的第二表面；在第一表面形成第一缓冲层；在第一表面形成第一封装层，覆盖第一缓冲层；在第二表面形成第二缓冲层，其中，第二缓冲层相对于第一缓冲层更靠近线路基板的边缘；在第二表面形成第二封装层，覆盖第二缓冲层，其中，线路基板的CTE大于第一封装层的CTE，第一缓冲层的CTE大于第一封装材的CTE。
[0020]在一些可选的实施方式中，在第一表面形成第一缓冲层，包括：在第一表面钻孔以形成第一凹腔；在第一凹腔形成第一缓冲层，以使第一缓冲层嵌入至线路基板和第一封装材之中。
[0021]在一些可选的实施方式中，该方法还包括：在第一封装层钻孔以形成第一通孔；在第一封装层镀覆金属以填充第一通孔，并形成第一线路层。
[0022]在一些可选的实施方式中，该方法还包括：在第二表面形成第二缓冲层。
[0023]在一些可选的实施方式中，在第二表面形成第二缓冲层，包括：在第二表面钻孔以形成第二凹腔；在第二凹腔形成第二缓冲层，以使第二缓冲层嵌入至线路基板和第二封装材之中。
[0024]在一些可选的实施方式中，该方法还包括：在第二表面放置第二电子组件以及将第二电子组件与线路基板电连接；在第二表面注入第二封装材，覆盖第二电子组件以形成第二封装层。
[0025]在一些可选的实施方式中，该方法还包括：在第二封装层钻孔以形成第二通孔；在第二封装层镀覆金属以填充第二通孔，并形成第二线路层。
[0026]在一些可选的实施方式中，该方法还包括：将导电连接件电连接至线路基板的电接触点。
[0027]为解决现有技术中半导体封装结构或半导体双面封装结构中可能存在因整体结构CTE失配而产生翘曲和分层等问题。本公开提供的半导体封装结构及其制造方法，通过采用具有不同CTE的材料进行组合，使得半导体封装结构的CTE进行适配，以避免出现翘曲和分层。
附图说明
[0028]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
[0029]图1是根据本公开的半导体封装结构的一个实施例的结构示意图；
[0030]图2是根据本公开的半导体封装结构的又一个实施例的结构示意图；
[0031]图3A是根据本公开的半导体封装结构的又一个实施例的结构示意图；
[0032]图3B是图3A实施例中第一缓冲层和第二缓冲层的可选实施方式的结构示意图；
[0033]图4是根据本公开的半导体封装结构的又一个实施例的结构示意图；
[0034]图5是根据本公开的半导体封装结构的又一个实施例的结构示意图；
[0035]图6是根据本公开的半导体封装结构的又一个实施例的结构示意图；
[0036]图7A到图7N是图6实施例的半导体封装结构的制造过程中的结构示意图。
[0037]符号说明：
[0038]10-线路基板，11-第一缓冲层，12-第一封装层，12a-第一电子组件，12b-第一封装材，13-第二封装层，13a-第二电子组件，13b-第二封装材，14-第二缓冲层，15-第一线路层，16-第二线路层，17-导电连接件，18-第一凹腔，19-第二凹腔，20-第一通孔，21-第二通孔。
具体实施方式
[0039]下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外，为了便于描述，附图中仅示出了与有关专利技术相关的部分。
[0040]需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，包括：线路基板，具有第一表面以及与所述第一表面相对的第二表面；第一封装层，设置于所述第一表面，包括第一电子组件和第一封装材；第一缓冲层，设置于所述第一表面与所述第一封装层之间；其中，所述线路基板的热膨胀系数CTE大于所述第一封装层的CTE，所述第一缓冲层的CTE大于所述第一封装材的CTE。2.根据权利要求1所述的半导体封装结构，其中，还包括：第二封装层，设置于所述第二表面，包括第二电子组件和第二封装材，其中，所述第一封装层的CTE小于所述第二封装层的CTE。3.根据权利要求2所述的半导体封装结构，还包括：第二缓冲层，设置于所述第二表面与所述第二封装层之间，所述第二缓冲层的CTE为负值。4.根据权利要求3所述的半导体封装结构，其中，所述第二缓冲层相对于所述第一缓冲层更靠近所述线路基板的边缘。5.根据权利要求3所述的半导体封装结构，其中，所述线路基板还具有与所述第一表面相邻的第三表面、第四表面、第五表面以及第六表面，所述第二缓冲层与所述第三表面、所述第四表面、所述第五表面以及所述第六表面中至少一表面共平面。6.根据权利要求3中任一项所述的半导体封装结构，其中，所述第一缓冲层嵌入至...

【专利技术属性】
技术研发人员：吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：