基于去硅化物接触孔的物理不可克隆函数电路结构制造技术

本发明专利技术公开了一种基于去硅化物接触孔的物理不可克隆函数电路结构，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列，核心阵列中的基本单元均由去硅化物接触孔晶体管构建得到。本发明专利技术基于集成电路设计技术，属于集成电路硬件安全技术领域，基于半导体加工工艺的偏差来获得去硅化物接触孔电阻阻值的一个分布，并利用该阻值分布作为构建物理不可克隆函数的熵源。该物理不可克隆函数电路结构通过较小的面积尺寸即可满足熵源对随机性的要求，并且在环境温度大范围变化的情况下仍然具有极高的可靠性。极高的可靠性。极高的可靠性。

【技术实现步骤摘要】
基于去硅化物接触孔的物理不可克隆函数电路结构


[0001]本专利技术涉及集成电路硬件安全
，尤其涉及一种基于去硅化物接触孔的物理不可克隆函数电路结构。

技术介绍

[0002]物理不可克隆函数(Physical Unclonable Function，PUF)指的是对一个物理实体输入一个激励，利用其内在物理构造不可避免的随机差异，输出一个不可预测的随机响应函数。传统的技术方法均是将加密信息存储在非易失性存储器(Non-volatile Memory，NVM)中，由于非易失性存储器的制造成本更高，对设备有计算能力上的要求，因此采用非易失性存储器存储加密信息无法满足物联网领域内低功耗、低成本的使用需求。
[0003]不同于使用非易失性存储器来存储密码的技术方法，PUF是利用硅芯片上集成电路的物理参数在半导体加工过程中产生的先天失配，来为每一个芯片生成一个独特，随机且唯一的响应，并使其能够更有效的抵抗各种不同的攻击。基于物理不可克隆函数(PUF)原理所设计得到的集成电路即为物理不可克隆函数电路结构(PUF电路结构)。
[0004]PUF电路结构能够利用半导体制造过程中存在的不可避免的工艺误差，并将其收集作为熵源，从而产生不可预测的、唯一且可靠的响应。同时，PUF电路结构也能够更有效地防篡改、抵抗外来的侵入性攻击。在当今PUF的设计中，降低功耗、减少面积和提高可靠性已经成为三个主要目标。具体的，大部分实现PUF的方法都是利用晶体管之间尺寸的失配，然而随着半导体制造工艺的不断改进，晶体管之间的尺寸失配会逐步减小。此外，PUF电路受外界环境因素变化的影响也不容忽视。当PUF工作温度出现较大范围波动时，PUF电路的特性会随之而发生改变，导致PUF电路输出响应的误码率升高，严重影响了PUF电路工作的可靠性。

技术实现思路

[0005]本专利技术实施例提供了一种基于去硅化物接触孔的物理不可克隆函数电路结构，旨在解决现有PUF技术方法中存在的可靠性问题。
[0006]本专利技术实施例提供了一种基于去硅化物接触孔的物理不可克隆函数电路结构，其中，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列；
[0007]所述第一核心单元阵列及所述第二核心单元阵列分别用于产生随机分布的输入电流，所述第一核心单元阵列及所述第二核心单元阵列均由N个基本单元列所组成，每一所述基本单元列均由M个基于去硅化物接触孔晶体管构建得到的基本单元组成，其中M及N均为大于1的整数；
[0008]所述电流比较器同时与所述第一多路选择器及第二多路选择器进行连接，所述电流比较器用于对所述第一多路选择器选通的第一输入电流及所述第二多路选择器选通的第二输入电流进行比较以得到二进制输出信号；
[0009]所述第一列译码器通过所述第一多路选择器与所述第一核心单元阵列进行连接，用于从所述第一核心单元阵列的多个基本单元列中选择一个基本单元列的输入电流作为第一比较电流经所述第一多路选择器输出至所述电流比较器；
[0010]所述第二列译码器通过所述第二多路选择器与所述第二核心单元阵列进行连接，用于从所述第二核心单元阵列的多个基本单元列中选择一个基本单元列的输入电流作为第二比较电流经所述第二多路选择器输出至所述电流比较器；
[0011]所述第一行译码器与所述第一核心单元阵列的每一所述基本单元进行连接，用于控制从所述第一核心单元阵列的多个所述基本单元中选择一个基本单元的输入电流输出至所述第一多路选择器；
[0012]所述第二行译码器与所述第二核心单元阵列的每一所述基本单元进行连接，用于控制从所述第二核心单元阵列的多个所述基本单元中选择一个基本单元的输入电流输出至所述第二多路选择器。
[0013]所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述基本单元包括设置于硅基座上的源区、设置于硅基座上的漏区及设置于所述源区及所述漏区之间的多晶硅；
[0014]所述源区及所述漏区内均有源极接触孔和漏极接触孔用于与其它器件连接；
[0015]所述源区或所述漏区上覆盖有一层去硅化物掩膜，所述去硅化物掩膜在经半导体加工后形成一个随机且阻值分布较广的去硅化物源极接触孔电阻或去硅化物漏极接触孔电阻；
[0016]所述源区作为所述基本单元的源极连接所述去硅化物源极接触孔电阻后接地，所述漏区作为所述基本单元的漏极连接所述第一多路选择器或所述第二多路选择器；或者是，所述源区作为所述基本单元的源极接地，所述漏区作为所述基本单元的漏极连接所述去硅化物漏极接触孔电阻后再与所述第一多路选择器或所述第二多路选择器连接；
[0017]所述多晶硅作为所述基本单元的栅极连接所述第一行译码器或所述第二行译码器。
[0018]所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述去硅化物掩膜为去硅化物光刻版图层。
[0019]所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述去硅化物源极接触孔电阻或所述去硅化物漏极接触孔电阻的阻值为60-550kΩ。
[0020]所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述多晶硅的上端面均设有过渡金属淀积层。
[0021]所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述过渡金属淀积层由化合物MSi2构成，其中M为过渡金属，Si为硅。
[0022]所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述过渡金属为钛或钨。
[0023]所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述多晶硅的左右两侧壁被绝缘层所包裹。
[0024]所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述基本单元的外侧被二氧化硅所形成的绝缘层所包裹。
[0025]本专利技术实施例提供了一种基于去硅化物接触孔的物理不可克隆函数电路结构，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列，核心阵列中的基本单元均由去硅化物接触孔晶体管构建得到。上述的基于去硅化物接触孔的物理不可克隆函数电路结构，基于半导体加工工艺的偏差来获得去硅化物接触孔电阻阻值的一个分布，并利用该阻值分布作为构建物理不可克隆函数的熵源。该物理不可克隆函数电路结构通过较小的面积尺寸即可满足熵源对随机性的要求，并且在环境温度大范围变化的情况下仍然具有极高的可靠性。
附图说明
[0026]为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为本专利技术实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的整体电路结构图；
[0028]图2为本专利技术实施例提供的基于去本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列；所述第一核心单元阵列及所述第二核心单元阵列分别用于产生随机分布的输入电流，所述第一核心单元阵列及所述第二核心单元阵列均由N个基本单元列所组成，每一所述基本单元列均由M个基于去硅化物接触孔晶体管构建得到的基本单元组成，其中M及N均为大于1的整数；所述电流比较器同时与所述第一多路选择器及第二多路选择器进行连接，所述电流比较器用于对所述第一多路选择器选通的第一输入电流及所述第二多路选择器选通的第二输入电流进行比较以得到二进制输出信号；所述第一列译码器通过所述第一多路选择器与所述第一核心单元阵列进行连接，用于从所述第一核心单元阵列的多个基本单元列中选择一个基本单元列的输入电流作为第一比较电流经所述第一多路选择器输出至所述电流比较器；所述第二列译码器通过所述第二多路选择器与所述第二核心单元阵列进行连接，用于从所述第二核心单元阵列的多个基本单元列中选择一个基本单元列的输入电流作为第二比较电流经所述第二多路选择器输出至所述电流比较器；所述第一行译码器与所述第一核心单元阵列的每一所述基本单元进行连接，用于控制从所述第一核心单元阵列的多个所述基本单元中选择一个基本单元的输入电流输出至所述第一多路选择器；所述第二行译码器与所述第二核心单元阵列的每一所述基本单元进行连接，用于控制从所述第二核心单元阵列的多个所述基本单元中选择一个基本单元的输入电流输出至所述第二多路选择器。2.根据权利要求1所述的基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，所述基本单元包括设置于硅基座上的源区、设置于硅基座上的漏区及设置于所述源区及所述漏区之...

【专利技术属性】
技术研发人员：赵晓锦，彭乔舟，许婷婷，
申请(专利权)人：深圳大学，
类型：发明
国别省市：