半导体封装件制造技术

提供了一种半导体封装件，所述半导体封装件包括：封装基底；第一半导体芯片，设置在封装基底上；至少一个第二半导体芯片，设置在第一半导体芯片的上表面的一个区域上；散热构件，设置在第一半导体芯片的上表面的另一区域和第二半导体芯片的上表面的至少一个区域中，并且具有形成有至少一个沟槽的上表面；以及模制构件，覆盖第一半导体芯片、第二半导体芯片、封装基底的上表面和散热构件的侧表面，并且填充所述至少一个沟槽并同时暴露散热构件的上表面。面。面。

【技术实现步骤摘要】
半导体封装件
[0001]于2019年8月22日在韩国知识产权局提交的第10-2019-0103344号且专利技术名称为“半导体封装件”的韩国专利申请通过引用全部包含于此。


[0002]实施例涉及一种半导体封装件。

技术介绍

[0003]随着电子组件的高功能性和小型化的趋势，已经利用将具有各种功能的多个半导体芯片嵌入在单个封装件中的系统级封装件(system in package，SIP)技术来实现封装件的高性能和小型化。

技术实现思路

[0004]实施例涉及一种半导体封装件，所述半导体封装件包括：封装基底；第一半导体芯片，设置在封装基底上；至少一个第二半导体芯片，设置在第一半导体芯片的上表面的一个区域上；散热构件，设置在第一半导体芯片的上表面的另一区域和第二半导体芯片的上表面的至少一个区域中，并且具有形成有至少一个沟槽的上表面；以及模制构件，覆盖第一半导体芯片、第二半导体芯片、封装基底的上表面和散热构件的侧表面，并且填充至少一个沟槽并同时暴露散热构件的上表面。
[0005]实施例涉及一种半导体封装件，所述半导体封装件包括：封装基底；第一半导体芯片，设置在封装基底上；至少一个第二半导体芯片，设置在第一半导体芯片的上表面的一个区域上；绝缘层，设置在封装基底、第一半导体芯片和第二半导体芯片的表面上；散热构件，设置在绝缘层上，并且当从上方垂直于封装基底观看时设置为遍及至少第一半导体芯片不与第二半导体芯片叠置的区域和至少第一半导体芯片与第二半导体芯片叠置的区域，散热构件具有形成有至少一个沟槽的上表面；以及模制构件，设置在封装基底上，并且封装第一半导体芯片、第二半导体芯片和散热构件中的每者的至少一部分。
[0006]实施例涉及一种半导体封装件，所述半导体封装件包括：封装基底；第一半导体芯片，设置在封装基底上；散热构件，设置在第一半导体芯片的上表面上，并且具有在一个方向上沿着散热构件的上表面延伸的沟槽；以及模制构件，填充沟槽。
附图说明
[0007]通过参照附图详细描述示例实施例，特征对本领域技术人员而言将变得明显，在附图中：
[0008]图1是根据示例实施例的半导体封装件的侧剖视图；
[0009]图2A是示出图1中的半导体封装件的局部构造的平面图；
[0010]图2B至图2D是示出根据示例实施例的沟槽的结构的平面图；
[0011]图3至图10是示出制造图1中的半导体封装件的方法的侧剖视图；
[0012]图11是示出当未形成沟槽时发生在对比散热构件中的裂纹的剖视图；
[0013]图12是示出根据示例实施例的半导体封装件的侧剖视图；
[0014]图13是示出图12中的半导体封装件的局部构造的平面图；
[0015]图14是根据示例实施例的半导体封装件的侧剖视图；
[0016]图15和图16是示出制造图14中的半导体封装件的方法的一部分的侧剖视图；
[0017]图17是根据示例实施例的半导体封装件的侧剖视图；
[0018]图18是根据示例实施例的半导体封装件的侧剖视图；以及
[0019]图19是根据示例实施例的半导体封装件的侧剖视图。
具体实施方式
[0020]在下文中，将参照附图描述示例实施例。
[0021]图1是根据示例实施例的半导体封装件100A的侧剖视图。图2A是示出图1中的半导体封装件100A的局部构造的平面图。例如，图1是沿着图2A中的局部构造的线I-I'截取的剖视图。
[0022]参照图1和图2A，根据示例实施例的半导体封装件100A可以包括封装基底110、第一半导体芯片120、至少一个第二半导体芯片(例如，第二半导体芯片130a和/或第二半导体芯片130b)、散热构件150和模制构件160。
[0023]半导体封装件100A可以是嵌入有各种类型的半导体芯片的系统级封装件(SIP)。例如，第一半导体芯片120可以是逻辑芯片，并且至少一个第二半导体芯片130a和130b可以是存储器芯片。
[0024]封装基底110可以是半导体封装基底(诸如，印刷电路板(PCB)、陶瓷基底、带式布线基底等)。例如，封装基底110可以包括热固性树脂(诸如，环氧树脂)或热塑性树脂(诸如，聚酰亚胺)，或者光敏绝缘层。例如，基底可以包括诸如半固化片、ABF(Ajinomoto build-up film)、FR-4、双马来酰亚胺三嗪(BT)、感光介电(PID)树脂等的材料。
[0025]尽管未在附图中示出，但封装基底110可以包括分别设置在彼此背对的上表面和下表面上的多个垫(pad，或被称为“焊盘”)以及将多个垫彼此电连接的布线。
[0026]封装基底110的下部还可以包括连接到设置在封装基底110的下表面上的垫(未示出)的连接端子114。连接端子114可以电连接到外部装置(诸如，主板)。例如，连接端子114可以具有包括焊球、导电凸块或栅格阵列(诸如，针栅阵列、球栅阵列或平面栅格阵列)的倒装芯片连接结构。
[0027]第一半导体芯片120可以设置在封装基底110的上表面上，并且可以电连接到设置在封装基底110的上表面上的垫(未示出)。例如，第一半导体芯片120可以以倒装芯片结合方式通过连接构件124安装在封装基底110上，连接构件124设置在于有效表面(图1中的“120”的下表面)上设置的连接电极(未示出)上。覆盖连接构件124的包括环氧树脂等的底填树脂125可以形成在第一半导体芯片120的有效表面与封装基底110的上表面之间。
[0028]在其他示例实施例中，第一半导体芯片120可以以引线键合的方式安装在封装基底110上。
[0029]第一半导体芯片120可以包括例如系统大规模集成电路(LSI)、逻辑电路、CMOS成像传感器(CIS)等。
[0030]至少一个第二半导体芯片130a和130b(在下文中，至少一个第二半导体芯片130a和130b可以被称为“第二半导体芯片130a和130b”)可以设置在第一半导体芯片120的上表面的一部分上。例如，至少一个第二半导体芯片130a和130b可以设置在第一半导体芯片120上，以暴露第一半导体芯片120的至少一部分。例如，当从上方(垂直于封装基底110)观看时，至少一个第二半导体芯片130a和130b可以设置在第一半导体芯片120上，以覆盖第一半导体芯片120的上表面的一部分。至少一个第二半导体芯片130a和130b可以与第一半导体芯片120部分地叠置。
[0031]例如，第一半导体芯片120的上表面的一个区域可以设置在多个第二半导体芯片130a和130b之间。例如，当从上方观看时，多个第二半导体芯片130a和130b可以在第一半导体芯片120的上表面上彼此间隔开，以暴露第一半导体芯片120的中心部分。散热构件150(在下面详细描述)可以形成在第一半导体芯片120的暴露的中心部分上，以有效地向半导体封装件的外部散发在第一半导体芯片120中产生的热。
[0032]在其他示例实施例中，单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：封装基底；第一半导体芯片，设置在所述封装基底上；至少一个第二半导体芯片，设置在所述第一半导体芯片的上表面的一个区域上；散热构件，设置在所述第一半导体芯片的上表面的另一区域和所述至少一个第二半导体芯片的上表面的至少一个区域中，并且具有形成有至少一个沟槽的上表面；以及模制构件，覆盖所述第一半导体芯片、所述至少一个第二半导体芯片、所述封装基底的上表面和所述散热构件的侧表面，并且填充所述至少一个沟槽并同时暴露所述散热构件的上表面。2.根据权利要求1所述的半导体封装件，其中，所述散热构件的上表面与填充所述至少一个沟槽的所述模制构件的上表面设置在同一水平上。3.根据权利要求1所述的半导体封装件，其中，当从上方垂直于所述封装基底观看时，填充所述至少一个沟槽的所述模制构件的上表面的总面积相对于所述散热构件的暴露的上表面的总面积的比例为1:2至2:1。4.根据权利要求1所述的半导体封装件，其中，所述至少一个沟槽在第一方向上沿着所述散热构件的上表面延伸。5.根据权利要求1所述的半导体封装件，其中，所述至少一个沟槽包括：第一沟槽，在第一方向上沿着所述散热构件的上表面延伸；以及第二沟槽，在与所述第一方向不同的第二方向上沿着所述散热构件的上表面延伸。6.根据权利要求5所述的半导体封装件，其中，当从上方垂直于所述封装基底观看时，所述第一沟槽和所述第二沟槽设置为彼此相交。7.根据权利要求5所述的半导体封装件，其中，当从上方垂直于所述封装基底观看时，所述第一沟槽和所述第二沟槽设置为围绕所述第一半导体芯片的中心部分的网格。8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括设置在所述封装基底的表面、所述第一半导体芯片的表面和所述至少一个第二半导体芯片的表面上的绝缘层，其中，所述绝缘层设置在所述封装基底的上表面、所述第一半导体芯片的上表面以及所述至少一个第二半导体芯片的上表面和侧表面上。9.根据权利要求8所述的半导体封装件，其中，所述至少一个第二半导体芯片通过键合引线电连接到所述封装基底。10.根据权利要求9所述的半导体封装件，其中，所述绝缘层设置在所述键合引线的表面上。11.根据权利要求9所述的半导体封装件，其中，所述散热构件覆盖所述键合引线的一部分。12.根据权利要求1所述的半导体封装件，其中：所述至少一个第二半导体芯片包括多个第二半导体芯片，所述多个第二半导体芯片在所述第一半导体芯片的上表面的所述一个区域上彼此间隔开，并且所述第一半导体芯片的上表面的所述另一区域设置在所述多个第二半导体芯片之间。
13.根据权利要求1所述的半导体封装件，其中：所述至少一个第二...

【专利技术属性】
技术研发人员：金宣澈，吴琼硕，金泰勳，金坪完，李洙焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：