以太网接口及相关系统、方法和设备技术方案

本发明专利技术题为“以太网接口及相关系统、方法和设备”。本发明专利技术描述了数字接口及相关系统、方法和设备。在一些实施方案中，接口可以是链路层与物理传输介质之间的接口。该接口可以被配置用于限制电磁发射(EME)的位速率和/或参考时钟，例如与工业中广泛使用的接口指定的位速率和/或时钟速率相比。率和/或时钟速率相比。率和/或时钟速率相比。

【技术实现步骤摘要】
以太网接口及相关系统、方法和设备


[0001]所公开的实施方案整体涉及以太网，并且更具体地讲，一些实施方案涉及限制电磁发射(EME)的接口。

技术介绍

[0002]互连件广泛用于促进网络的各设备间的通信。一般来讲，通过耦合到物理介质(例如，总线、同轴电缆或双绞线对，但一般简称为“线路”)的设备在物理介质上传输电信号。
[0003]根据开放系统互连模型(OSI模型)，基于以太网的计算机联网技术使用基带传输(即，电信号是离散电脉冲)来传输数据包并且最终传输在各网络设备间传送的消息。根据OSI模型，称为物理层(PHY)设备或控制器的专用电路用于接合在线路的模拟域与根据包信号传输操作的数据链路层(本文中也简称为“链路层”)的数字域之间。虽然数据链路层可包括一个或多个子层，但在基于以太网的计算机联网中，数据链路层通常至少包括提供物理层的控制抽象化的介质访问控制(MAC)层。作为示例，当将数据传输到网络上的另一个设备时，MAC控制器可为物理介质准备帧，添加纠错元件，并且实现冲突避免。此外，当从另一个设备接收数据时，MAC控制器可确保所接收的数据的完整性并且为更高的层准备帧。
[0004]存在实现物理层和链路层(并且可包括其他层，但不限于此)的各种网络拓扑。外围部件互连(PCI)标准和并行高级技术附件(并行ATA)两者大约自1990年代早期起可实现多点总线拓扑。自2000年代早期起的趋势已变成使用点对点总线拓扑，例如，PCI Express标准和串行ATA(SATA)标准实现点对点拓扑。
[0005]典型的点对点总线拓扑可实现每个设备之间的线路(例如，专用的点对点)或设备与交换机之间的线路(例如，交换的点对点，但不限于此)。在多点拓扑中，物理介质是共享总线，并且每个网络设备例如经由基于物理介质的类型(例如，同轴或双绞线对，但不限于此)选择的电路来耦合到共享总线。
[0006]点对点总线拓扑(诸如专用的点对点拓扑或交换的点对点拓扑)需要比多点拓扑更多的电线和更昂贵的材料，这部分上是由于设备之间有更大数量的链路。在某些应用(诸如汽车)中，可存在使其难以直接连接设备的物理约束，因此网络或子网络中不需要或不需要那么多直接连接的拓扑(例如，多点拓扑，但不限于此)可不易受到此类约束的影响。
[0007]基带网络(例如，多点网络，但不限于此)上的设备共享相同的物理传输介质，并且通常使用该介质的整个带宽来传输(换句话说，基带传输中使用的数字信号占用该介质的整个带宽)。因此，基带网络上的仅一个设备可在给定时刻传输。因此，介质访问控制方法用于处理共享传输介质的争用。
附图说明
[0008]虽然本公开通过特别指出并清楚要求保护具体实施方案的权利要求书作出结论，但在结合附图阅读时可更易于从下面的描述中确定本公开的范围内的实施方案的各种特征和优点，在附图中：
[0009]图1示出了根据一个或多个实施方案的网络段。
[0010]图2示出了根据一个或多个实施方案的例程。
[0011]图3示出了根据一个或多个实施方案的数据路径。
[0012]图4示出了根据一个或多个实施方案的数字接口。
[0013]本专利技术的实施模式
[0014]在以下详细描述中，参考了附图，这些附图构成其一部分，并且以举例说明的方式在其中示出了可实践本公开的具体示例性实施方案。充分详细地描述了这些实施方案以使本领域普通技术人员能够实践本公开。然而，可利用其他实施方案并且可作出结构、材料和过程改变，而不脱离本公开的范围。
[0015]本文给出的图示并非意在为任何特定方法、系统、设备或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。本文给出的附图未必按比例绘制。为方便读者，各个附图中的相似结构或部件可保持相同或相似的编号；然而，编号的相似性并非意指这些结构或部件的尺寸、组成、配置或任何其他特性一定相同。
[0016]应当易于理解，如本文一般性描述且在附图中示出的实施方案的部件可按多种多样的不同配置来布置和设计。因此，各种实施方案的以下描述并不旨在限制本公开的范围，而是仅仅表示各种实施方案。
[0017]以下描述可包括有助于使本领域普通技术人员能够实践所公开的实施方案的示例。术语“示例性”、“举例来说”和“例如”的使用意指相关描述是解释性的，并且虽然本公开的范围旨在涵盖这些示例和法律等效物，但这些术语的使用并不旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征、功能等。
[0018]因此，除非本文另外指明，否则所示出和描述的具体实施方式仅仅是示例，并且不应被解释为实现本公开的唯一方式。可以以框图形式示出元件、电路和功能，以免本公开因不必要的细节而含糊不清。相反，除非本文另外指明，否则所示出和描述的具体实施方式仅仅是示例性的，并且不应被解释为实现本公开的唯一方式。另外，方框定义及逻辑在各个方框之间的划分是具体实施方式的示例。对于本领域普通技术人员来说将显而易见的是，本公开可通过许多其他划分解决方案来实践。大多数情况下，已省略了与时序考虑等有关的细节，其中此类细节不是获得本公开的完全理解所必需的，且在相关领域的普通技术人员的能力范围之内。
[0019]本文所述的信息和信号可使用多种不同技术和技能中的任何一种来表示。例如，可在本说明书通篇引用的数据、指令、命令、信息、信号、位和符号可由电压、电流、电磁波、磁场或粒子、光场或粒子或它们的任何组合表示。为了清楚地呈现和描述，一些附图可将信号示出为单个信号。本领域普通技术人员应当理解，信号可表示信号的总线，其中总线可具有多种位宽，并且本公开可在任何数量的数据信号上实现，包括单个数据信号。
[0020]如本文所用，就给定参数、特性或条件而言的术语“基本上”和“约”在本领域普通技术人员将理解的程度上意指并包括给定参数、特性或条件存在一定程度的差异，诸如在可接受的制造公差以内。例如，基本上为或约为指定值的参数可为指定值的至少约90％、指定值的至少约95％、指定值的至少约99％、或甚至指定值的至少约99.9％。
[0021]应当理解，本文使用诸如“第一”、“第二”等名称对元件的任何引用不限制这些元件的数量或顺序，除非明确地说明了这样的限制。相反，这些名称在本文中用作区分两个或
更多个元件或元件实例的方便方法。因此，对第一元件和第二元件的引用并非意指仅可采用两个元件或者第一元件必须以某种方式先于第二元件。另外，除非另有说明，否则一组元件可包括一个或多个元件。同样，以单数形式提及的元件有时也可包括该元件的一个或多个实例。
[0022]结合本文所公开的实施方案描述的各种示例性逻辑块、模块和电路可使用被设计为执行本文所述功能的通用处理器、专用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、离散门或晶体管逻辑、离散硬件部件、或它们的任何组合来实现或执行。通用处理器(本文中也可称为主处理器或简称主机)可为微处理器，但在替代方案中，处理器可为任何常规处理器、控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：生成时钟；使用所述时钟以第一时钟速率对以太网物理层的数据路径进行计时；使用所述时钟对用于将所述以太网物理层与以太网链路层可操作地耦合的第一接口进行计时，其中对所述第一接口进行计时包括以等于或小于所述第一接口的位速率的第二时钟速率对所述第一接口进行计时；以及使所述第一接口的位速率和时钟速率与所述以太网链路层处的第二接口的位速率和时钟速率同步。2.根据权利要求1所述的方法，其中以第一频率生成所述时钟包括在晶体振荡器处以所述第一频率生成所述时钟。3.根据权利要求1所述的方法，还包括响应于所述时钟而生成分频时钟。4.根据权利要求3所述的方法，其中以基本上等于所述接口的位速率的所述第二时钟速率对所述接口进行计时包括使用所述分频时钟以基本上等于所述接口的位速率的所述第二时钟速率对所述接口进行计时。5.根据权利要求1所述的方法，其中所述第二时钟速率基本上是5兆赫兹并且所述第一时钟速率基本上是25兆赫兹。6.根据权利要求1所述的方法，其中所述第二时钟速率基本上是2.5兆赫兹并且所述第一时钟速率基本上是25兆赫兹。7.根据权利要求1所述的方法，还包括在所述数据路径处从第一时钟域跨越到第二时钟域，其中所述第一时钟域与所述第一时钟速率相关联并且所述第二时钟域与所述第二时钟速率相关联。8.根据权利要求1所述的方法，还包括响应于电磁发射(EME)限制而选择所述第一接口的所述第二时钟速率。9.一种系统，包括...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：微芯片技术股份有限公司，
类型：发明
国别省市：