一种TrenchMOS功率器件制造技术

本实用新型专利技术公开了一种Trench MOS功率器件，涉及半导体功率器件技术领域。用于降低器件导通电阻的同时，可以有效保障击穿电压。包括：外延层，栅极沟槽和注入埋层；所述栅极沟槽设置在所述外延层上；所述注入埋层位于所述栅极沟槽的正下方，且与所述栅极沟槽的底部以及侧壁相接触，所述注入埋层包括N型埋层和P型埋层。层。层。

【技术实现步骤摘要】
一种Trench MOS功率器件


[0001]本技术涉及半导体功率器件
，更具体的涉及一种Trench MOS功率器件。

技术介绍

[0002]Trench MOS(沟槽型金属氧化物半导体场效应管)是在VDMOS(Vertical Double-diffused Metal Oxide Semiconductor，垂直双扩散金属氧化物半导体场效应晶体管)的基础上发展起来的。
[0003]现有技术中，为了减少芯片器件本身的功率损耗，通过减少器件的导通电阻来实现，同时为了提高功率器件的利用率，目前市面上其他功率器件类产品的元胞密度越来越高，对于Trench MOS功率器件来说，如何保证元胞密度在元胞沟槽的最小间距和关键尺寸不受限，从而达到获取更低的特征导通电阻，这是目前低压产品在应用领域发展的趋势。

技术实现思路

[0004]本技术实施例提供一种Trench MOS功率器件，用于降低器件导通电阻的同时，可以有效保障击穿电压。
[0005]本技术实施例提供一种Trench MOS功率器件，包括：外延层，栅极沟槽和注入埋层；
[0006]所述栅极沟槽设置在所述外延层上；
[0007]所述注入埋层位于所述栅极沟槽的正下方，且与所述栅极沟槽的底部以及侧壁相接触，所述注入埋层包括N型埋层和P型埋层。
[0008]优选地，所述注入埋层从下至上包括N型埋层和P型埋层，且所述N型埋层将所述P型埋层包裹在内，所述N型埋层的上表面与位于所述外延层内的P型阱区的下表面不接触。
[0009]优选地，所述注入埋层从下至上包括P型埋层和N型埋层，且所述P型埋层将所述N型埋层包裹在内，所述P型埋层的上表面与位于所述外延层内的N型阱区的下表面不接触。
[0010]优选地，所述栅极沟槽上的栅极氧化层的厚度为265A～500A。
[0011]本技术实施例还提供一种Trench MOS功率器件的制备方法，包括：
[0012]在外延层上表面淀积硬掩膜板以及光刻胶，通过刻蚀方法在所述外延层内形成有栅极沟槽；
[0013]将所述硬掩膜板上层的所述光刻胶去除，通过化学气相沉积方式在所述栅极沟槽内以及所述硬掩膜板上表面生成二氧化硅层；
[0014]通过离子注入和高温推进方式在所述栅极沟槽底部的外延层上形成注入埋层；
[0015]将位于所述栅极沟槽内的所述二氧化硅和位于所述外延层上表面的所述硬掩膜板和所述二氧化硅去除，在所述外延层上表面和所述栅极沟槽内生长栅极氧化层；
[0016]向所述栅极沟槽内淀积多晶硅层，通过离子注入方式在所述栅极沟槽之间形成阱区层和源极层，在所述阱区层上形成接触孔金属层，并通过所述接触孔金属层形成源极区
金属层。
[0017]优选地，所述硬掩膜板厚度为2000A，所述二氧化硅层的厚度为200A～400A。
[0018]优选地，所述通过离子注入和高温推进方式在所述栅极沟槽底部的外延层上形成注入埋层，具体包括：
[0019]通过第一次离子注入和高温推进方式，在所述栅极沟槽底部以及所述栅极沟槽侧壁周围形成第一注入埋层；
[0020]通过第二次离子注入和高温推进方式，在所述第一注入埋层内形成第二高温注入埋层；其中，所述高温推进的温度为950摄氏度，高温推进时间为30min。
[0021]优选地，所述第一注入埋层为P型埋层时，则第二注入埋层为N型埋层；或者
[0022]所述第一注入埋层为N型埋层时，则第二注入埋层为P型埋层。
[0023]优选地，所述栅极氧化层的厚度为265A～500A。
[0024]优选地，所述通过离子注入方式在所述栅极沟槽之间形成阱区层和源极层，在所述阱区层上形成接触孔金属层，并通过所述接触孔金属层形成源极区金属层，具体包括：
[0025]通过第三次离子注入在所述栅极沟槽之间形成所述阱区层，通过第四次离子注入在所述阱区层上形成源极层；
[0026]通过淀积工艺在所述栅极沟槽上形成二氧化硅层和介质层，通过光刻工艺在所述二氧化硅层和所述介质层上形成接触孔金属层，在所述介质层上形成金属层，所述金属层通过所述接触孔金属层与所述阱区层相接触，形成源极区金属层。
[0027]本技术实施例提供了一种Trench MOS功率器件，该功率器件包括外延层，栅极沟槽和注入埋层；所述栅极沟槽设置在所述外延层上；所述注入埋层位于所述栅极沟槽的正下方，且与所述栅极沟槽的底部以及侧壁相接触，所述注入埋层包括N型埋层和P型埋层。传统的trench MOSFET导通时，在沟槽底部电场线密集会形成电场集中容易导致击穿电压较低，外延层的浓度和厚度是影响器件导通电阻和击穿电压的根本原因，外延层的浓度和厚度出现波动，会导致trench MOSFET产品参数不稳定，忽高忽低。本技术实施例提供的Trench MOS功率器件，在沟槽底部即外延层内进行离子注入形成注入埋层可以调节击穿电压以及导通电阻，使产品参数处于一个比较稳定的状态；进一步地，注入埋层包括的N型埋层和P型埋层，其第一次形成的埋层与外延层具有相同的离子，可以提高了外延层离子浓度，降低了外延层的漂移电阻，从而降低器件整体的导通电阻；再者，第二次注入的离子与外延层具有相反的离子，可以降低沟槽底部电场线密集的现象，提高击穿电压。
附图说明
[0028]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为本技术实施例提供的一种Trench MOS功率器件结构示意图；
[0030]图2为本技术实施例提供的一种Trench MOS功率器件制备流程示意图；
[0031]图3A为本技术实施例提供的栅极沟槽制备示意图；
[0032]图3B为本技术实施例提供牺牲氧化层制备示意图；
[0033]图3C为本技术实施例提供的注入埋层制备示意图；
[0034]图3D为本技术实施例提供的栅极氧化层制备示意图；
[0035]其中，衬底层～101，外延层～102，掩膜板～103，光刻胶～104，栅极沟槽～105，牺牲氧化层～106，第一注入埋层～107-1，第二注入埋层～107-2，栅极氧化层～108，多晶硅～109，阱区层～110，源区层～111，金属层接触孔～112。
具体实施方式
[0036]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0037]图1示例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Trench MOS功率器件，其特征在于，包括：外延层，栅极沟槽和注入埋层；所述栅极沟槽设置在所述外延层上；所述注入埋层位于所述栅极沟槽的正下方，且与所述栅极沟槽的底部以及侧壁相接触，所述注入埋层包括N型埋层和P型埋层。2.如权利要求1所述的器件，其特征在于，所述注入埋层从下至上包括N型埋层和P型埋层，且所述N型埋层将所述P型埋层包裹在内，所述...

【专利技术属性】
技术研发人员：杨科，夏亮，袁力鹏，完颜文娟，常虹，
申请(专利权)人：华羿微电子股份有限公司，
类型：新型
国别省市：