提供了一种用于降低串行连接的电子装置之间的延迟的计算系统。所述计算系统包括：主机；第一电子装置，连接到主机；以及第二电子装置，通过第一电子装置与主机通信。第一电子装置基于从主机发送的门铃请求写入主机的提交队列中的写入命令，存储从主机发送的写入命令，请求存储在主机的数据缓冲器中的写入数据，并且存储从主机发送的数据缓冲器的写入数据。据。据。
【技术实现步骤摘要】
用于降低串行连接的电子装置之间的延迟的计算系统
[0001]本申请要求于2019年8月14日在韩国知识产权局提交的第10-2019-0099851号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
[0002]在此描述的专利技术构思的实施例涉及一种计算系统，更具体地，一种用于降低串行连接的电子装置之间的延迟的计算系统。
技术介绍
[0003]在计算系统中，多个电子装置彼此连接以进行通信。多个电子装置可以串行地或顺序地连接。串行连接的电子装置可以与计算系统的主机通信。
[0004]与多个电子装置之中的端点装置或终端装置对应的电子装置可以通过至少一个或更多个串行连接的电子装置与主机通信。端点装置与主机之间的通信速度会由于在端点装置与主机之间插入的至少一个或更多个中间电子装置的延迟而变慢。特别地，在端点装置是高速电子装置的配置中，经由中间电子装置的高速电子装置与主机之间的通信速度会显著降低。
技术实现思路
[0005]专利技术构思的实施例提供了一种用于降低串行连接的电子装置之间的延迟的计算系统。
[0006]根据实施例，提供了一种计算系统，所述计算系统包括：主机；第一电子装置，结合到主机；以及第二电子装置，结合到第一电子装置，第二电子装置被配置为通过第一电子装置与主机通信。第一电子装置被配置为基于从主机接收到的门铃请求主机发送写入主机的提交队列中的写入命令，存储从主机接收到的写入命令，请求主机发送存储在主机的数据缓冲器中的写入命令的写入数据，以及存储从主机接收到的写入数据。
[0007]根据实施例，提供了一种计算系统，所述计算系统包括：主机；第一电子装置，结合到主机；以及第二电子装置，结合到第一电子装置，第二电子装置被配置为通过第一电子装置与主机通信。第一电子装置被配置为从主机接收用于第二电子装置的写入命令并将写入命令发送到第二电子装置，从主机接收与其中写入有写入命令的提交队列相关联的门铃，将门铃发送到第二电子装置，请求存储在主机的数据缓冲器中的写入命令的写入数据，以及存储从主机接收到的写入数据。
[0008]根据实施例，提供了一种计算系统，所述计算系统包括：主机；第一电子装置，结合到主机，第一电子装置包括提交队列控制器存储器缓冲器(CMB)和写入CMB；以及第二电子装置，结合到第一电子装置，第二电子装置被配置为通过第一电子装置与主机通信。第一电子装置被配置为从主机接收写入主机的提交队列中的写入命令并将写入命令存储在提交队列CMB中，从主机接收存储在主机的数据缓冲器中的写入命令的写入数据，将写入数据存储在写入CMB中，接收从主机发送的关于提交队列的门铃，以及将门铃发送到第二电子装
置。
附图说明
[0009]通过参照附图详细地描述专利技术构思的实施例，专利技术构思的以上和其他目的和特征将变得明显。
[0010]图1示出了根据实施例的计算系统的框图；
[0011]图2示出了图1的计算系统的详细框图；
[0012]图3示出了图1的计算系统的框图；
[0013]图4示出了图3的计算系统的时序图；
[0014]图5示出了图1的计算系统的框图；
[0015]图6示出了图5的计算系统的时序图；
[0016]图7示出了操作图5的计算系统的方法；
[0017]图8示出了图1的计算系统的框图；
[0018]图9示出了图8的计算系统的时序图；
[0019]图10示出了操作图8的计算系统的方法；
[0020]图11示出了图1的计算系统的框图；
[0021]图12示出了图11的计算系统的时序图；
[0022]图13示出了操作图11的计算系统的方法；
[0023]图14示出了图1的计算系统的框图；
[0024]图15示出了图14的计算系统的时序图；
[0025]图16示出了图1的计算系统的框图；
[0026]图17示出了图16的计算系统的时序图；
[0027]图18示出了操作图16的计算系统的方法；
[0028]图19示出了根据实施例的存储装置的框图；以及
[0029]图20示出了根据实施例的计算装置的框图。
具体实施方式
[0030]图1示出了根据实施例的计算系统的框图。
[0031]如图1中所示，计算系统10可以包括主机11、第一电子装置12和第二电子装置13。计算系统10的主机11、第一电子装置12和第二电子装置13可以是各种电子装置(诸如，台式计算机、膝上型计算机、平板计算机、视频游戏控制台、工作站、服务器，计算装置和电动车辆)中的任一种，或者可以是位于电子装置的主板上的各种电子装置中的任一种。
[0032]主机11可以用片上系统(SoC)、专用集成电路(ASIC)或现场可编程门阵列(FPGA)来实现。主机11的控制电路还可以包括通用处理器、中央处理器、专用处理器或应用处理器。主机11可以被实现为处理器本身，或者主机11可以是包括处理器的电子装置或系统。主机11可以控制计算系统10的包括主机11、第一电子装置12和第二电子装置13之间的通信的全部通信。
[0033]第一电子装置12可以直接地或串行地(或顺序地)连接到主机11。第二电子装置13可以直接地或串行地连接到第一电子装置12。因此，主机11、第一电子装置12和第二电子装
置13可以以顺序方式连接。换言之，第二电子装置13可以通过第一电子装置12连接到主机11。例如，主机11可以与第一电子装置12直接通信，并且可以通过第一电子装置12与第二电子装置13通信。因此，第二电子装置13可以与端点装置对应，第一电子装置12可以是将端点电子装置(即，第二电子装置)13连接到主机11的中间装置。
[0034]与图1中示出的示例不同，附加电子装置可以在主机11与第一电子装置12之间和第一电子装置12与第二电子装置13之间的任何地方进一步连接在计算系统10中。当然，附加电子装置可以仅连接到第二电子装置13，使得附加电子装置可以是计算系统10的端点装置。
[0035]第一电子装置12和第二电子装置13可以被实现为相同的电子装置或不同的电子装置。又例如，第一电子装置12可以对应于将第二电子装置13连接到主机11的交换机或交换机装置，第二电子装置13可以对应于与交换机装置不同的端点装置。
[0036]图2示出了图1的计算系统的详细框图。可与图1的计算系统10对应的计算系统100可以包括处理器110、根复合体120、存储器130以及电子装置141、142、151至154和161至163。这里，电子装置也可以被称为“输入/输出(I/O)装置”，并且电子装置141、142、151至154和161至163可以与图1中示出的第一电子装置12和第二电子装置13对应。处理器110、根复合体120和存储器130可以是图1中示出的主机11的组件。
[0037]处理器110可以执行各种类型的算术运算或逻辑运算。例如，处理器110可以包括内部本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种计算系统，包括：主机；第一电子装置，结合到主机；以及第二电子装置，结合到第一电子装置，第二电子装置被配置为通过第一电子装置与主机通信，其中，第一电子装置被配置为：基于从主机接收到的门铃，请求主机发送写入主机的提交队列中的写入命令；存储从主机接收到的写入命令；请求主机发送存储在主机的数据缓冲器中的与写入命令对应的写入数据；以及存储从主机接收到的写入数据。2.根据权利要求1所述的计算系统，其中，第一电子装置为外围组件互连快速交换机，并且其中，第二电子装置为非易失性存储器快速装置。3.根据权利要求1所述的计算系统，其中，第一电子装置包括：中间提交队列缓冲器，被配置为存储写入命令；以及中间写入缓冲器，被配置为存储写入数据。4.根据权利要求3所述的计算系统，其中，主机不直接访问第一电子装置的中间提交队列缓冲器和中间写入缓冲器。5.根据权利要求3所述的计算系统，其中，第一电子装置还被配置为：响应于接收到门铃的第二电子装置的请求，将存储在中间提交队列缓冲器中的写入命令发送到第二电子装置；以及响应于接收到写入命令的第二电子装置的请求，将存储在中间写入缓冲器中的写入数据发送到第二电子装置。6.根据权利要求5所述的计算系统，其中，第一电子装置还被配置为：从接收到写入命令的第二电子装置接收写入命令的完成信息，并且将完成信息发送到主机。7.根据权利要求3所述的计算系统，其中，第一电子装置还包括：门铃解析器，被配置为在解析门铃和将门铃发送到第二电子装置的时段的至少一部分期间请求写入主机的提交队列中的写入命令。8.根据权利要求7所述的计算系统，其中，门铃解析器还被配置为访问主机的由门铃的地址指示的提交队列。9.根据权利要求3所述的计算系统，其中，第一电子装置还包括：命令解析器，被配置为在解析写入命令和将写入命令发送到第二电子装置的时段的至少一部分期间请求存储在主机的数据缓冲器中的写入数据。10.根据权利要求1所述的计算系统，其中，第一电子装置还被配置为：请求主机发送写入主机的提交队列中的读取命令；存储从主机接收到的读取命令；接收从接收到读取命令的第二电子装置发送的与读取命令对应的读取数据；以及将读取数据发送到主机。
11.一种计算系统，包括：主机；第一电子装置，结合到主机；以及第二电子装置，结合到第一电子装置，第二电子装置被配置为通过第一电子装置与主机通信，其中，第一电子装置被配置为：从主机接收用于第二电子装置的写入命令并将写入命令发送到第二电子装置；从主机接收与其中写...
【专利技术属性】
技术研发人员：金东昱，高曜翰，赵仁顺，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。