对准工艺方法技术

本发明专利技术公开了一种对准工艺方法,包括：步骤一、在底层结构上形成对准标记，对准标记的周侧设置有外围区，对外围区的底层结构中的晶格缺陷进行控制，外围区的晶格缺陷要求保证后续形成的顶层外延层在对准标记的周侧的晶格缺陷减少到使对准标记的形变减少到满足后续光刻工艺中的对准工艺要求。步骤二、进行外延生长形成顶层外延层。步骤三、进行光刻工艺，光刻工艺中的对准工艺以对准标记为对准条件进行对准。本发明专利技术能防止对准标记的顶层外延层对对准标记产生较大形变，从而能提高顶层外延层后的光刻对准精度。后的光刻对准精度。后的光刻对准精度。

【技术实现步骤摘要】
对准工艺方法


[0001]本专利技术涉及一种半导体集成电路制造方法，特别涉及一种对准工艺方法。

技术介绍

[0002]在半导体集成电路制造中，通常需要在由晶圆上形成多层图形结构，各层图形都通过光刻进行定义，为了实现各层图形的对准则需要引入对准标记，对准标记形成于前一光刻工艺层上，在后一光刻工艺层的光刻工艺中采用对准标记进行对准。在前一工艺层的对准标记形成后，在后一光刻工艺层进行光刻之前，往往会进行了膜层生长，膜层生长会使对准标记产生形变。BCD工艺是将双极器件如NPN管或PNP管、CMOS器件和DMOS器件整合到同一芯片上的工艺，在BCD工艺中，必须通过借用采用外延工艺才能实现不同类型的器件的集成。
[0003]晶圆通常为硅衬底组成的晶圆即单晶硅圆片，在外延工艺前，需要对硅衬底部分区域进行离子掺杂，来改变硅衬底特性，后续的光刻工艺需要与离子掺杂的硅衬底进行对准，因此在硅衬底上提前做好零层对准标记；
[0004]在外延层生长后，零层对准标记会发生严重变形，为提高光刻过程对准的精确度，减少不必要的图形变形对光刻对准工艺较为重要。

技术实现思路

[0005]本专利技术所要解决的技术问题是提供一种对准工艺方法，能防止对准标记的顶层外延层对对准标记产生较大形变，从而能提高顶层外延层后的光刻对准精度。
[0006]为解决上述技术问题，本专利技术提供的对准工艺方法包括如下步骤：
[0007]步骤一、在底层结构上形成对准标记，所述对准标记的周侧设置有外围区，对所述外围区的所述底层结构中的晶格缺陷进行控制，所述外围区的晶格缺陷要求保证后续形成的所述顶层外延层在所述对准标记的周侧的晶格缺陷减少到使所述对准标记的形变减少到满足后续光刻工艺中的对准工艺要求。
[0008]步骤二、进行外延生长形成所述顶层外延层。
[0009]步骤三、进行光刻工艺，所述光刻工艺中的所述对准工艺以所述对准标记为对准条件进行对准。
[0010]进一步的改进是，所述底层结构为半导体衬底。
[0011]进一步的改进是，所述半导体衬底包括硅衬底。
[0012]进一步的改进是，所述半导体衬底中形成有离子注入区，所述离子注入区会使得所述半导体衬底产生晶格缺陷。
[0013]进一步的改进是，通过在所述外围区中不设置所述离子注入区来实现对所述底层结构中的晶格缺陷的控制，以减少所述外围区中的所述底层结构中的晶格缺陷。
[0014]进一步的改进是，所述对准标记为零层对准标记。
[0015]进一步的改进是，所述顶层外延层为硅外延层。
[0016]进一步的改进是，所述半导体衬底用于实现BCD工艺。
[0017]进一步的改进是，所述BCD工艺将双极器件、CMOS器件和DMOS器件同时集成在所述半导体衬底上。
[0018]进一步的改进是，所述对准标记中包括多个标记图形。
[0019]进一步的改进是，所述对准标记的形成区域呈条形。
[0020]进一步的改进是，各所述标记图形排列于所述对准标记的形成区域中并组成所述对准标记。
[0021]进一步的改进是，各所述标记图形呈条形。
[0022]进一步的改进是，在所述对准标记各侧的所述外围区的宽度都大于等于1.25毫米。
[0023]进一步的改进是，所述对准标记的形成区域的条形的长边沿X方向或者沿Y方向。
[0024]本专利技术针对对准标记后会形成顶层外延层时顶层外延层的结构会对对准标记产生不利影响的情形，本专利技术在底层结构中对对准标记的周侧结构进行设置即设置外围区，外围区主要是对底层结构中的晶格缺陷进行控制，由于外延生长是在底层结构上生长，当底层结构上的晶格缺陷较少时，外延层的生长将较为均匀，即零层对准标记在外延层生长后较为均匀；所以，通过控制外围区的底层结构中的晶格缺陷，就能保证对准标记周侧的顶层外延层的晶格缺陷较小或消除，这样就能减少顶层外延层的晶格缺陷对对准标记产生的形变，最后能使对准标记的标记图形结构依然很清晰，从而能提高顶层外延层后的光刻对准精度。
附图说明
[0025]下面结合附图和具体实施方式对本专利技术作进一步详细的说明：
[0026]图1是本专利技术实施例对准工艺方法的流程图；
[0027]图2是本专利技术实施例方法中的对准标记结构示意图；
[0028]图3A是本专利技术实施例方法中对准标记的版图；
[0029]图3B是采用图3A对应的对准标记版图完成步骤二后对准标记的照片；
[0030]图4A是现有方法中对准标记的版图；
[0031]图4B是采用图4A对应的对准标记版图完成顶层外延层后的对准标记的照片。
具体实施方式
[0032]如图1所示，是本专利技术实施例对准工艺方法的流程图；如图2所示，是本专利技术实施例方法中的对准标记1结构示意图；本专利技术实施例对准工艺方法包括如下步骤：
[0033]步骤一、在底层结构上形成对准标记1，所述对准标记1的周侧设置有外围区2，对所述外围区2的所述底层结构中的晶格缺陷进行控制，所述外围区2的晶格缺陷要求保证后续形成的所述顶层外延层在所述对准标记1的周侧的晶格缺陷减少到使所述对准标记1的形变减少到满足后续光刻工艺中的对准工艺要求。
[0034]本专利技术实施例中，所述底层结构为半导体衬底。所述半导体衬底包括硅衬底。所述顶层外延层为硅外延层。
[0035]所述半导体衬底中形成有离子注入区3，所述离子注入区3会使得所述半导体衬底
产生晶格缺陷。通过在所述外围区2中不设置所述离子注入区3来实现对所述底层结构中的晶格缺陷的控制，以减少所述外围区2中的所述底层结构中的晶格缺陷。
[0036]所述半导体衬底用于实现BCD工艺。
[0037]所述BCD工艺将双极器件、CMOS器件和DMOS器件同时集成在所述半导体衬底上。
[0038]所述对准标记1为零层对准标记1。
[0039]所述对准标记1中包括多个标记图形，标记图形请参考图3A中的标记4a对应的标记图形。
[0040]所述对准标记1的形成区域呈条形。各所述标记图形排列于所述对准标记1的形成区域中并组成所述对准标记1。各所述标记图形呈条形。
[0041]在所述对准标记1各侧的所述外围区2的宽度都大于等于1.25毫米。
[0042]所述对准标记1的形成区域的条形的长边沿X方向或者沿Y方向。
[0043]通常，所述对准标记1设置在划片道区域中，故当划片道沿X方向延伸时，所述对准标记1的形成区域的条形的长边沿X方向；故当划片道沿Y方向延伸时，所述对准标记1的形成区域的条形的长边沿Y方向。
[0044]通常，由于所述对准标记1的形成区域的条形的宽度边两侧位于划片道区，划片道区通常不设置离子注入区，故在所述对准标记1的形成区域的条形的宽度边两侧往往本来就满足所述外围区2的设置要求。在所述对准标记1的形成区域的条形的长度边两侧为芯片区域，芯片区域中会设置各种离子注入区，故需要对所述对准本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种对准工艺方法，其特征在于，包括如下步骤：步骤一、在底层结构上形成对准标记，所述对准标记的周侧设置有外围区，对所述外围区的所述底层结构中的晶格缺陷进行控制，所述外围区的晶格缺陷要求保证后续形成的所述顶层外延层在所述对准标记的周侧的晶格缺陷减少到使所述对准标记的形变减少到满足后续光刻工艺中的对准工艺要求；步骤二、进行外延生长形成所述顶层外延层；步骤三、进行光刻工艺，所述光刻工艺中的所述对准工艺以所述对准标记为对准条件进行对准。2.如权利要求1所述的对准工艺方法，其特征在于：所述底层结构为半导体衬底。3.如权利要求2所述的对准工艺方法，其特征在于：所述半导体衬底包括硅衬底。4.如权利要求3所述的对准工艺方法，其特征在于：所述半导体衬底中形成有离子注入区，所述离子注入区会使得所述半导体衬底产生晶格缺陷。5.如权利要求4所述的对准工艺方法，其特征在于：通过在所述外围区中不设置所述离子注入区来实现对所述底层结构中的晶格缺陷的控制，以减少所述外围区中的所述底层结构中的晶格缺陷。6.如权利要求5所述的对准工艺方...

【专利技术属性】
技术研发人员：董俊，张顾斌，王雷，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：