一种激光编码最小周期识别装置制造方法及图纸

本发明专利技术涉及一种激光编码最小周期识别装置，包括接收模块、配置模块、编码识别模块和数据模块；接收模块，用于将激光脉冲进行光电转换、放大以及归一化；配置模块，用于激光脉冲接收时间的录取，并分配激光脉冲接收时间数据至编码识别模块；编码识别模块，用于在接收到激光脉冲接收时间数据样本后，根据时间相关性进行数据样本分类，对分类后的数据样本进行分析找出激光编码的码型特征后，采用模糊决策识别出激光编码最小周期，并对激光编码脉冲和激光干扰脉冲进行回测检验；数据模块，用于存贮和输出激光脉冲接收时间数据、识别过程中产生的中间数据和识别结果数据。本发明专利技术解决目前激光编码技术不能满足现代战争对激光半主动制导武器需求的问题。武器需求的问题。武器需求的问题。

【技术实现步骤摘要】
一种激光编码最小周期识别装置


[0001]本专利技术涉及光电信号探测领域，尤其涉及一种激光编码最小周期识别装置。

技术介绍

[0002]激光半主动制导系统由激光目标指示器和弹上的激光半主动导引头组成：激光目标指示器向要攻击的目标发射编码的激光指示信号。弹上的激光半主动导引头接收目标漫反射的激光信号，弹上的处理器根据激光半主动导引头接收的激光指示信号控制激光半主动制导武器攻击目标。激光半主动制导武器命中精度一般可达到米级。
[0003]对激光指示信号进行编码是标识要攻击的目标和提高激光半主动制导武器抗干扰能力的重要技术措施。但随着激光告警技术和激光有源干扰技术的发展，目前简单的激光编码技术已经不能满足激光半主动制导武器的现实需求，各种新体制激光编码技术逐渐成熟并运用到激光半主动制导武器中，对激光告警装备提出了新的需求。

技术实现思路

[0004]鉴于上述的分析，本专利技术旨在提供一种激光编码最小周期识别装置，以解决目前简单的激光编码技术已经不能满足现代战争对激光半主动制导武器需求的问题。
[0005]本专利技术的目的主要是通过以下技术方案实现的：
[0006]本专利技术提供了一种激光编码最小周期识别装置，该装置包括接收模块、配置模块、编码识别模块和数据模块；
[0007]所述接收模块，用于将激光脉冲进行光电转换、放大以及归一化；
[0008]所述配置模块，用于激光脉冲接收时间的录取，并分配激光脉冲接收时间数据至编码识别模块；
[0009]所述编码识别模块，用于在接收到激光脉冲接收时间数据样本后，根据时间相关性进行数据样本分类，对所述分类后的数据样本进行离散平稳分布随机过程分析找出激光编码的码型特征后，采用模糊决策识别出激光编码最小周期，并根据识别出的最小周期对激光编码脉冲和激光干扰脉冲进行回测检验；
[0010]所述数据模块，用于存贮和输出激光脉冲接收时间数据、识别过程中产生的中间数据和识别结果数据。
[0011]进一步地，所述接收模块包括：激光二极管、集成放大电路和比较整形电路；
[0012]其中，所述激光二极管，用于将所述接收模块接收的激光脉冲转换为弱电信号；
[0013]所述集成放大电路，用于将所述弱电信号进行放大；
[0014]所述比较整形电路，用于从集成放大电路输出的放大信号中得到包含激光接收时间信息、电压和脉冲宽度一致的归一化电信号；
[0015]所述比较整形电路包括比较器和串联负反馈放大电路，其中，所述比较器将高于比较阈值的放大信号输出到串联负反馈放大电路输入端，经串联负反馈放大电路后，使激光脉冲串中每个激光脉冲产生的放大信号的电压幅度和脉冲宽度保持稳定，并归一化电信
号电压幅度。
[0016]进一步地，所述比较整形电路通过设置的所述比较阈值来实现包括激光告警率和激光虚警率在内的指标要求。
[0017]进一步地，所述配置模块包括：激光脉冲接收时间录取电路和数据分配器；
[0018]其中，所述激光脉冲接收时间录取电路的输入端与所述接收模块的输出端连接，每一个归一化的电信号触发激光脉冲接收时间录取电路的计时器完成激光脉冲接收时间的录取；
[0019]所述数据分配器，用于将时间数据送至所述数据模块，还用于根据识别模块中的FPGA芯片缓存空闲的容量分配时间数据到FPGA芯片的缓存或内存，或将时间数据从FPGA芯片的内存调出并存到FPGA芯片的缓存。
[0020]进一步地，所述激光脉冲接收时间录取电路包括计时器和计数器，计数器在归一化电信号触发下读取计时器时间并将该时间数据发送到数据分配器，该时间数据即为激光脉冲接收时间。计时器通过电子温控电路获得高精度的激光脉冲接收时间的录取。
[0021]进一步地，所述数据分配器在所述激光脉冲接收时间录取电路录取激光脉冲接收时间数据完成时，执行以下过程：，
[0022]若所述识别模块中FPGA芯片缓存空闲容量充足，则直接将时间数据分配存储到缓存中；
[0023]若所述识别模块中FPGA芯片缓存空闲容量不足，则将时间数据分配存储到FPGA芯片内存中；
[0024]若缓存中的数据处理完成清空后且还没有录取到新的激光脉冲接收时间数据时，所述数据分配器将存贮在内存中待处理的时间数据重新分批调出分配到缓存中。
[0025]进一步地，该装置包括：1块FPGA芯片和安装在该FPGA芯片中的激光编码识别程序；
[0026]所述激光编码识别程序包括1套编码识别模型，所述编码识别模型的执行过程具体包括以下步骤：
[0027]步骤一，当接收到激光脉冲接收时间数据样本时，利用时间相关性初步将编码激光和干扰激光进行区分，根据上述激光编码的特征采用离散平稳分布随机过程分析后，找出激光编码的码型特征，所述激光编码的码型包括精确频率码、脉位调制码和随机码，并采用模糊决策初步完成激光编码最小周期的识别，并将码型和最小周期存储到FPGA芯片的缓存中供告警使用，满足激光编码识别时发出告警的要求；
[0028]步骤二，对后续接收到的激光脉冲接收时间数据，重复步骤一进行激光编码的码型和最小周期的识别，包括：
[0029]若本次识别结果与上次的识别结果一致，则该次码型和周期识别结果的权重增加，同时根据权重对识别结果进行排序；
[0030]若不一致且存贮识别结果数据的缓存仍空闲时，则将本次的识别码型和周期存储到寄存器；
[0031]若不一致且存贮识别结果数据的缓存空间没有空闲时则将本次识别的码型和周期作为权重最小的码型和周期；
[0032]步骤三，当权重最大的识别结果达到预设指标后，则完成了编码激光码型和最小
周期的识别，后续接收到新的激光接收时间数据不再进行码型和周期识别，只依据时间相关性进行编码激光和干扰激光识别处理，每完成1个时间数据识别处理后，以该数据时间为基准回测一定时间内的数据，实现每一个时间数据进行多次识别，并根据多次识别的结果最终确认该时间数据对应的激光脉冲为编码激光或干扰激光。
[0033]进一步地，所述随机码包括逻辑函数反馈输入的伪随机码和3-8位任意伪随机编码；所述步骤一中采用模糊决策初步完成包括精确频率码、脉位调制码和随机码在内的激光编码最小周期的识别，具体包括：
[0034]S11，根据接收激光脉冲的数量、时间和FPGA运算能力确定1个时间尺度；
[0035]S12，根据所述时间尺度计算时间尺度内任意2个脉冲之间的时间间隔，建立1个激光脉冲时间间隔矩阵；
[0036]S13，将分离出来的编码激光脉冲按照上述步骤S12重新建立一个时间间隔矩阵，以重复出现的频率作为模糊决策的权重；
[0037]S14，将重复出现频率最高的阵元与其它组重复出现频率相近的阵元是否存在倍数关系作为模糊决策的依据：
[0038]如存在倍数关系则为脉位调制码或逻辑函数反馈输入的伪随机码，重复出现频率最高的阵元与其它几组重复出现频率相近的阵元的最大公约数为上述编码的最小本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种激光编码最小周期识别装置，其特征在于，该装置包括接收模块、配置模块、编码识别模块和数据模块；所述接收模块，用于将激光脉冲进行光电转换、放大以及归一化；所述配置模块，用于激光脉冲接收时间的录取，并分配激光脉冲接收时间数据至编码识别模块；所述编码识别模块，用于在接收到激光脉冲接收时间数据样本后，根据时间相关性进行数据样本分类，对所述分类后的数据样本进行离散平稳分布随机过程分析找出激光编码的码型特征后，采用模糊决策识别出激光编码最小周期，并根据识别出的最小周期对激光编码脉冲和激光干扰脉冲进行回测检验；所述数据模块，用于存贮和输出激光脉冲接收时间数据、识别过程中产生的中间数据和识别结果数据。2.根据权利要求1所述的装置，其特征在于，所述接收模块包括：激光二极管、集成放大电路和比较整形电路；其中，所述激光二极管，用于将所述接收模块接收的激光脉冲转换为弱电信号；所述集成放大电路，用于将所述弱电信号进行放大；所述比较整形电路，用于从集成放大电路输出的放大信号中得到包含激光接收时间信息、电压和脉冲宽度一致的归一化电信号；所述比较整形电路包括比较器和串联负反馈放大电路，其中，所述比较器将高于比较阈值的放大信号输出到串联负反馈放大电路输入端，经串联负反馈放大电路后，使激光脉冲串中每个激光脉冲产生的放大信号的电压幅度和脉冲宽度保持稳定，并归一化电信号电压幅度。3.根据权利要求2所述的装置，其特征在于，所述比较整形电路通过设置的所述比较阈值来实现包括激光告警率和激光虚警率在内的指标要求。4.根据权利要求1或2或3所述的装置，其特征在于，所述配置模块包括：激光脉冲接收时间录取电路和数据分配器；其中，所述激光脉冲接收时间录取电路的输入端与所述接收模块的输出端连接，每一个归一化的电信号触发激光脉冲接收时间录取电路的计时器完成激光脉冲接收时间的录取；所述数据分配器，用于将时间数据送至所述数据模块，还用于根据识别模块中的FPGA芯片缓存空闲的容量分配时间数据到FPGA芯片的缓存或内存，或将时间数据从FPGA芯片的内存调出并存到FPGA芯片的缓存。5.根据权利要求4所述的装置，其特征在于，所述激光脉冲接收时间录取电路包括计时器和计数器，计数器在归一化电信号触发下读取计时器时间并将该时间数据发送到数据分配器，该时间数据即为激光脉冲接收时间；计时器通过电子温控电路获得高精度的激光脉冲接收时间的录取。6.根据权利要求4所述的装置，其特征在于，所述数据分配器在所述激光脉冲接收时间录取电路录取激光脉冲接收时间数据完成时，执行以下过程：若所述识别模块中FPGA芯片缓存空闲容量充足，则直接将时间数据分配存储到缓存中；
若所述识别模块中FPGA芯片缓存空闲容量不足，则将时间数据分配存储到FPGA芯片内存中；若缓存中的数据处理完成清空后且还没有录取到新的激光脉冲接收时间数据时，所述数据分配器将存贮在内存中待处理的时间数据重新分批调出分配到缓存中。7.根据权利要求1所述的装置，其特征在于，包括：1块FPGA芯片和安装在该FPGA芯片中的激光编码识别程序；所述激光编码识别程序包括1套编码识别模型，所述编码识别模型的执行过程具体包括以下步骤：步骤一，当接收到激光脉冲接收时间数据样本时，利用时间相关性初步将编码激光和干扰激光进行区分，根据上述激光编码的特征采用离散平稳...

【专利技术属性】
技术研发人员：童忠诚，俞峰，张玉发，辛诚，李双刚，程立，孙晓军，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：