半导体模块装置制造方法及图纸

本发明专利技术公开了一种半导体模块装置，其包括：壳体；布置在壳体内部的第一半导体衬底；布置在壳体内部的第二半导体衬底；第一多个可控半导体元件；以及第二多个可控半导体元件。在半导体模块装置的操作期间，第一多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，开关损耗大于导通损耗，并且，在半导体模块装置的操作期间，第二多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，导通损耗大于开关损耗。第一多个可控半导体元件的至少第一子组布置在第一半导体衬底上，并且第二多个可控半导体元件的至少第一子组布置在第二半导体衬底上。上。上。

【技术实现步骤摘要】
半导体模块装置


[0001]本公开涉及包括可控半导体元件的半导体模块装置。

技术介绍

[0002]半导体装置(例如功率半导体模块等)被广泛用于汽车、工业和消费电子应用中以驱动负载、转换功率等。例如，这样的半导体装置可以包括ANPC(有源中性点钳位)拓扑。ANPC拓扑包括几个可控半导体元件，每个半导体元件具有控制电极(例如，栅电极或基极电极)、以及形成在第一负载电极(例如，源电极或发射极电极)和第二负载电极(例如，漏电极或集电极电极)之间的负载路径。
[0003]通常需要具有高度对称的低电感换向路径的半导体模块装置。

技术实现思路

[0004]一种半导体模块装置包括：壳体；布置在壳体内部的第一半导体衬底；布置在壳体内部的第二半导体衬底；第一多个可控半导体元件；以及第二多个可控半导体元件。在半导体模块装置的操作期间，第一多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，开关损耗大于导通损耗，并且在半导体模块装置的操作期间，第二多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，导通损耗大于开关损耗。第一多个可控半导体元件的至少第一子组布置在第一半导体衬底上，并且第二多个可控半导体元件的至少第一子组布置在第二半导体衬底上。
[0005]另一种半导体模块装置包括：壳体；布置在壳体内部的第一半导体衬底；布置在壳体内部的第二半导体衬底；第一多个可控半导体元件；以及第二多个可控半导体元件。第一多个可控半导体元件中的每个可控半导体元件具有最大允许温度，其中，在半导体模块装置的操作期间，第一多个可控半导体元件中的每个可控半导体元件达到其最大允许温度。第二多个可控半导体元件中的每个可控半导体元件具有最大允许温度，其中，在半导体模块装置的操作期间，第二多个可控半导体元件中的每个可控半导体元件未达到其最大允许温度。第一多个可控半导体元件的至少第一子组布置在第一半导体衬底上，并且第二多个可控半导体元件的至少第一子组布置在第二半导体衬底上。
[0006]参考以下附图和说明书可以更好地理解本专利技术。附图中的部件不一定是成比例的，而是将重点放在说明本专利技术的原理上。在附图中，贯穿不同的视图，相似的附图标记指定对应的部分。
附图说明
[0007]图1示意性地示出了半导体模块装置的截面图。
[0008]图2是示例性半导体装置的电路图。
[0009]图3是另一个示例性半导体装置的电路图。
[0010]图4是另一个示例性半导体装置的电路图。
[0011]图5是示例性半导体模块装置的俯视图。
[0012]图6是另一个示例性半导体模块装置的俯视图。
具体实施方式
[0013]在下面的具体实施方式中，参考了附图。附图示出了其中可以实践本专利技术的特定示例。应当理解，除非另外特别指出，否则针对各个示例描述的特征和原理可以彼此组合。在说明书中以及在权利要求中，将某些元件被指定为“第一元件”、“第二元件”、“第三元件”等不应被理解为列举。相反，这样的指定仅用于称呼不同的“元件”。即，例如，“第三元件”的存在不需要“第一元件”和“第二元件”的存在。如本文描述的电线可以是单个导电元件，或包括串联和/或并联连接的至少两个个体的导电元件。电线可以包括金属和/或半导体材料，并且可以是永久导电的(即，不可开关的)。电线可以具有与流动通过该电线的电流方向无关的电阻率。本文描述的半导体主体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或被包括在半导体芯片中。半导体主体具有电连接焊盘，并且包括至少一个具有电极的半导体元件。焊盘电连接到电极，这包括焊盘可以是电极，并且反之亦然。
[0014]参考图1，示意性地示出了功率半导体模块装置100的截面图。功率半导体模块装置100包括壳体17和半导体衬底10。半导体衬底10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化)第一金属化层111、以及附接到电介质绝缘层11的(结构化)第二金属化层112。电介质绝缘层11设置在第一和第二金属化层111、112之间。
[0015]第一和第二金属化层111、112中的每个可以由以下材料之一组成或包括以下材料之一：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。半导体衬底10可以是陶瓷衬底，即，其中电介质绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由以下材料之一组成或包括以下材料之一：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他电介质陶瓷。例如，电介质绝缘层11可以由以下材料之一组成或包括以下材料之一Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以是例如直接铜键合(DCB)衬底、直接铝键合(DAB)衬底、或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底通常包括电介质绝缘层11，所述电介质绝缘层11包括(填充)材料(例如，环氧树脂或聚酰亚胺)。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括例如Si2O、Al2O3、AlN、或BN，并且可以具有约1μm至约50μm之间的直径。衬底10也可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂组成或包括固化树脂。
[0016]半导体衬底10布置在壳体17中。在图1中所示的示例中，半导体衬底10布置在形成壳体17的地表面的基板12上，而壳体17本身仅包括侧壁和顶盖。然而，这仅是示例。壳体17也可能包括地表面，并且半导体衬底10和(可选的)基板12布置在壳体17内部。在一些功率半导体模块装置100中，多于一个的半导体衬底10布置在单个基板12上或在壳体17的地表面上。半导体衬底10本身也可能形成壳体17的地表面。在这样情况下，壳体仅包括侧壁和顶盖，而没有地表面，并且基板12可以被省略。
[0017]一个或多个半导体主体120可以布置在至少一个半导体衬底10上。布置在至少一个半导体衬底10上的半导体主体120中的每个可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁
移率晶体管)和/或任何其他合适的半导体元件。
[0018]一个或多个半导体主体120可以在至少一个半导体衬底10上形成半导体装置。在图1中，仅示例性地示出了两个半导体主体120。图1中的半导体衬底10的第二金属化层112是连续层。在图1中所示的示例中，第一金属化层111是结构化层。“结构化层”是指第一金属化层111不是连续层，而是包括在该层的不同区段之间的凹陷。在图1中示意性地示出了这样的凹陷。在该示例中，第一金属化层111包括三个不同区段。然而，这仅是示例。任何其他数量的区段都是可能的。不同的半导体主体120可以安装在第一金属化层111的同一区段或不同区段上。第一金属化层111的不同区段可以不具有电连接部，或者可以使用例如键合线13电连接到一个或多个其他区段。例如，电连接部13本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体模块装置，包括：壳体；布置在所述壳体内部的第一半导体衬底；布置在所述壳体内部的第二半导体衬底；第一多个可控半导体元件；以及第二多个可控半导体元件，其中，在所述半导体模块装置的操作期间，所述第一多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，所述开关损耗大于所述导通损耗，在所述半导体模块装置的操作期间，所述第二多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，所述导通损耗大于所述开关损耗，所述第一多个可控半导体元件的至少第一子组布置在所述第一半导体衬底上，并且所述第二多个可控半导体元件的至少第一子组布置在所述第二半导体衬底上。2.根据权利要求1所述的半导体模块装置，其中，所述第一多个可控半导体元件的所述第一子组包括所述第一多个可控半导体元件中的多于50％、多于60％、多于75％、或多于90％的所述可控半导体元件；并且所述第二多个可控半导体元件的所述第一子组包括所述第二多个可控半导体元件中的多于50％、多于60％、多于75％、或多于90％的所述可控半导体元件。3.根据权利要求1或2所述的半导体模块装置，其中，所述第一多个可控半导体元件电耦合到所述第二多个可控半导体元件。4.根据权利要求1、2或3所述的半导体模块装置，其中，在所述半导体模块装置的操作期间，至少一个换向路径经过所述第一半导体衬底和所述第二半导体衬底两者。5.根据权利要求1至4中任一项所述的半导体模块装置，其中，所述第一半导体衬底包括包含至少第一材料的电介质绝缘层，并且所述第二半导体衬底包括包含至少第二材料的电介质绝缘层，所述第二材料不包括在所述第一衬底的所述电介质绝缘层中。6.根据权利要求1至5中任一项所述的半导体模块装置，其中，所述第一半导体衬底包括电介质绝缘层和布置在所述电介质绝缘层的后表面上的第二金属化层，并且所述第二半导体衬底包括电介质绝缘层和布置在所述电介质绝缘层的后表面上的第二金属化层，其中所述第一半导体衬底的所述电介质绝缘层在垂直方向上具有的第一厚度不同于所述第二半导体衬底的所述电介质绝缘层的第二厚度，其中，所述垂直方向垂直于所述第一半导体衬底的所述后表面和所述第二半导体衬底的所述后表面，或者，所述第一半导体衬底的所述第二金属化层是结构化层，所述结构化层包括在所述层的不同区段之间的凹陷，其中，所述第一半导体衬底的所述第二金属化层的所述不同区段以第一图案来布置，并且所述第二半导体衬底的所述第二金属化层是结构化层，所述结构化层包括在所述层的不同区段之间的凹陷，其中，所述第二半导体衬底的所述第二金属化层的所述不同区段以不同于所述第一图案的第二图案来布置，或两者。7.根据权利要求5或6所述的半导体模块装置，还包括至少一个电连接元件，其中，所述第一半导体衬底包括布置在其相应的电介质绝缘层的第一表面上的第一金属化
层；所述第二半导体衬底包括布置在其相应的电介质绝缘层的第一表面上的第一金属化层；并且所述至少一个电连接元件中的每个被配置为：将所述第一半导体衬底的所述第一金属化层电耦合到所述第二半导体衬底的所述第一金属化层，将所述第一多个可控半导体元件中的所述可控半导体元件中的一个电耦合到所述第二多个可控半导体元件中的所述可控半导体元件中的一个，将所述第一多个可控半导体元件中的所述可控半导体元件中的一个电耦合到所述第二半导体衬底的所述第一金属化层，或者将所述第二多个可控半导体元件中的所述可控半导体元件中的一个电耦合到所述第一半导体衬底的所述第一金属化层。8.根据权利要求7所述的半导体模块装置，其中，所述至少一个电连接元件中的每个包括键合线、键合带、连接板、或导体轨。9.根据前述权利要求中任一项所述的半导体模块装置，还包括：第一多个二极管元件；以及第二多个二极管元件，其中，所述第一多个二极管元件的至少第一子组布置在所述第一半导体衬底上，并且所述第二多个二极管元件的至少第一子组布置在所述第二半导体衬底上。10.根据权利要求9所述的半导体模块装置，其中，所述第一多个二极管元件的所述第一子组的每个二极管元件并联耦合...

【专利技术属性】
技术研发人员：C，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：