一种基于低温化学气相沉积的柔性二维存储器制备方法技术

本发明专利技术公开一种基于低温化学气相沉积的柔性二维存储器制备方法。该方法包括以下步骤：在柔性衬底上形成背栅电极；采用低温化学气相沉积方法在所述背栅电极上依次生长阻挡层、电荷俘获层和隧穿层；利用机械剥离法直接将二维材料剥离至所述隧穿层上，作为沟道；在所述沟道两侧淀积金属电极。采用化学气相沉积法在低温下生长隧穿层、俘获层和阻挡层，既提供了电荷俘获型存储器所需的电荷缺陷，同时有效解决了高温工艺与柔性衬底不兼容的问题。另外，采用一步剥离法制备柔性二维器件，避免了在硅基制备器件再进行转移的步骤，可极大简化工艺流程，降低生产成本，同时避免转移过程中引入的器件不稳定、性能衰减等问题。性能衰减等问题。性能衰减等问题。

【技术实现步骤摘要】
一种基于低温化学气相沉积的柔性二维存储器制备方法


[0001]本专利技术涉及半导体
，具体涉及一种基于低温化学气相沉积的柔性二维存储器制备方法。

技术介绍

[0002]柔性器件的出现极大地促进了可穿戴电子设备的发展和应用。相比传统硅基器件，柔性电子器件具有可弯折、可穿戴、便携灵活等优势，更适合应用于多种多样的人工智能场景。
[0003]二维材料拥有低功耗、原子尺度厚度、带隙宽度可调、优异柔韧性、突出的光电特性等特点，是摩尔定律继续发展与延续的重要新兴材料。
[0004]柔性二维存储器件在新型可穿戴电子设备中扮演者重要角色，是便携式计算机的重要组成部分。然而，由于柔性衬底存在耐温较低、工艺不兼容等问题，目前研究者多采用先在硅基制备二维器件，再将其转移至柔性衬底的方案制备柔性二维器件。这种方式容易导致器件在转移过程中受到破坏，使得转移失败率高、成本与工艺难度增加、转移得到的器件性能不稳定。更为高效的器件制备工艺急需被开发。

技术实现思路

[0005]为了解决上述问题，本专利技术公开一种基于低温化学气相沉积的柔性二维存储器制备方法，包括以下步骤：在柔性衬底上形成背栅电极；采用低温化学气相沉积方法在所述背栅电极上依次生长阻挡层、电荷俘获层和隧穿层；利用机械剥离法直接将二维材料剥离至所述隧穿层上，作为沟道；在所述沟道两侧淀积金属电极。
[0006]本专利技术的基于低温化学气相沉积的柔性二维存储器制备方法中，优选为，所述低温化学气相沉积方法的沉积温度为100℃～150℃。
[0007]本专利技术的基于低温化学气相沉积的柔性二维存储器制备方法中，优选为，所述阻挡层的厚度为20nm～100nm。
[0008]本专利技术的基于低温化学气相沉积的柔性二维存储器制备方法中，优选为，所述电荷俘获层的厚度为5nm～20nm。
[0009]本专利技术的基于低温化学气相沉积的柔性二维存储器制备方法中，优选为，所述隧穿层的厚度为5nm～15nm。
[0010]本专利技术的基于低温化学气相沉积的柔性二维存储器制备方法中，优选为，所述二维材料为ReS2，WS2，MoSe2或WSe2。
[0011]本专利技术的基于低温化学气相沉积的柔性二维存储器制备方法中，优选为，所述二维材料的厚度为2nm～25nm。
[0012]本专利技术的基于低温化学气相沉积的柔性二维存储器制备方法中，优选为，所述电荷俘获层为Si3N4。
[0013]本专利技术采用化学气相沉积法在低温下生长隧穿层、俘获层和阻挡层，既提供了电
荷俘获型存储器所需的电荷缺陷，同时有效解决了高温工艺与柔性衬底不兼容的问题。另外，采用一步剥离法制备柔性二维器件，避免了在硅基制备器件再进行转移的步骤，可极大简化工艺流程，降低生产成本，同时避免转移过程中引入的器件不稳定、性能衰减等问题。
附图说明
[0014]图1是基于低温化学气相沉积的柔性二维存储器制备方法的流程图。
[0015]图2～图7是基于低温化学气相沉积的柔性二维存储器制备方法各步骤的流程图。
具体实施方式
[0016]为了使本专利技术的目的、技术方案及优点更加清楚明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0017]在本专利技术的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0018]此外，在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
[0019]图1是基于低温化学气相沉积的柔性二维存储器制备方法的流程图。如图1所示，在步骤S1中，准备一个1.5cm
×
1.5cm的聚酰亚胺(PI)柔性衬底100。PI柔性衬底厚度优选为90μm～250μm。利用物理气相沉积法生长氧化铟锡(ITO)作为背栅电极101，ITO厚度优选为50nm～200nm，所得结构如图2所示。
[0020]在步骤S2中，利用化学气相沉积设备在100℃下淀积50nm的SiO2作为阻挡层102，所得结构如图3所示。其中，阻挡层生长温度范围可取100℃-150℃；厚度范围可取20nm～100nm。
[0021]在步骤S3中，利用化学气相沉积设备在100℃下淀积10nm的Si3N4作为电荷俘获层103，所得结构如图4所示。电荷俘获层生长温度范围可取100℃～150℃；厚度范围可取5nm～20nm。
[0022]在步骤S4中，利用化学气相沉积设备在100℃下淀积8nm的SiO2作为隧穿层104，所得结构如图5所示。隧穿层生长温度范围可取100℃～150℃；厚度范围可取5nm～15nm。
[0023]在步骤S5中，利用机械剥离法直接将ReS2块材剥离至隧穿层上作为沟道105，所得结构如图6所示。沟道材料还可以是WS2，MoSe2，WSe2；沟道厚度优选为2nm～25nm。
[0024]在步骤S6中，利用物理气相沉积在沟道两侧淀积金属电极Ti/Pt106。其中，Ti的厚度为5nm～20nm，Pt的厚度为50nm～100nm，所得结构如图7所示。电极材料还可以是Ti/Au,
Ta/Pt,Ta/Au,Ti/Pd,Ta/Pd。
[0025]图7是利用本专利技术的基于低温化学气相沉积的柔性二维存储器制备方法获得的柔性二维存储器。该二维存储器中，沟道材料ReS2是N型的半导体材料，工作时的载流子以电子占据主导地位。当施加正向扫描电压在栅极时，ReS2中的电子可以被吸引穿过隧穿层、到达电荷俘获层，从而引起器件的电流减小，实现信息的写入与存储。当施加反向扫描电压在栅极时，被吸引在电荷俘获层的电子会被排斥至ReS2沟道层，从而引起器件电流的增大，实现信息的擦除。当施加小的电压在漏极时，可对器件的存储状态进行读取。一系列的操作可完成柔性二维存储器的写入、擦除与读取工作。
[0026]本实施例中采用化学气相沉积法在低温下生长隧穿层、俘获层和阻挡层，有效解决了高温工艺与柔性衬底不兼容的问题，同时利用低温生长薄膜带来的电荷缺陷作为天然优势，从而进行电荷俘获与释放，实现电荷俘获型存储器的擦写功能。采用一步剥离法制备柔性二维器件，避免了在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于低温化学气相沉积的柔性二维存储器制备方法，其特征在于，包括以下步骤：在柔性衬底上形成背栅电极；采用低温化学气相沉积方法在所述背栅电极上依次生长阻挡层、电荷俘获层和隧穿层；利用机械剥离法直接将二维材料剥离至所述隧穿层上，作为沟道；在所述沟道两侧淀积金属电极。2.根据权利要求1所述的基于低温化学气相沉积的柔性二维存储器制备方法，其特征在于，所述低温化学气相沉积方法的沉积温度为100℃～150℃。3.根据权利要求1所述的基于低温化学气相沉积的柔性二维存储器制备方法，其特征在于，所述阻挡层的厚度为20nm～100nm。4.根据权利要求1所述的基于低温化学气相沉积的...

【专利技术属性】
技术研发人员：陈琳，孟佳琳，王天宇，孙清清，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：