提高缩减浮栅极闪存性能的方法及结构技术

本发明专利技术公开了一种提高缩减浮栅极闪存性能的方法和结构，在半导体衬底中形成有源区；在存储区中形成各闪存单元的第一栅极结构，所述第一栅极结构包括由第一栅介质层、多晶硅浮栅、第二控制栅介质层、多晶硅控制栅形成的叠加结构；形成逻辑器件区的第二栅极结构且将各闪存单元的第一栅极结构中的多晶硅控制栅的部分同时去除，使源极引出区的相邻第一栅极结构中所述多晶硅控制栅之间的距离大于所述多晶硅浮栅之间的距离。本发明专利技术的制造工艺与现有的工艺完全兼容，增大源极引出区的开口宽度，使源极引出区的深宽比降低，提高层间介质的填充能力，抑制接触孔与多晶硅控制栅间的短接及多晶硅控制栅间的漏电，增强缩减的存储单元的可靠性、耐久性和良率。耐久性和良率。耐久性和良率。

【技术实现步骤摘要】
提高缩减浮栅极闪存性能的方法及结构


[0001]本专利技术属于半导体集成电路制造技术，特别涉及或非型闪存(NOR Flash)，具体属于一种提高缩减的浮栅极闪存(NOR Flash)性能的结构及方法。

技术介绍

[0002]闪存由于其具有高密度、低价格和电可编程、擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前，闪存单元主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也督促闪存单元用高节点的技术进行生产。这意味着需要将闪存单元的尺寸进行缩减，然而降低闪存单元的有源区宽度和沟道的长度，都会使闪存单元的性能受到影响。
[0003]在现有技术节点，对于常规的NOR flash继续进行缩减的方法主要是利用工艺的优化来弥补尺寸的缩减。目前从65纳米NOR到55纳米NOR再到50纳米NOR，纵向缩减主要是通过缩减相邻控制栅极之间的距离、优化接触孔到控制栅极的介质以及后续控制栅极之间的填充条件来进行的。
[0004]正常的NOR flash的版图结构如图1所示，包括存储区、源极引出区和控制栅极引出区三个部分。按照这样的规则版图，继续缩减后，源极与控制栅极之间的距离也会变小，而且存在四边倾斜的控制栅极包围的区域。在NOR Flash技术中，为了提高闪存单元的密度而提出的源极自对准(self-align-source)技术，如美国专利US 5,120,671中(D.N.Tang and W.J.Lu,“Process for Self Aligning a Source region with aField Oxide Region and a Poly-silicon Gate”U.S.Patent 5,120,671,June9,1992)采用的源极自对准工艺，使用已经形成的闪存的控制栅极来作为对准的依据对源区行中源区两侧的场氧进行刻蚀，这样场氧刻蚀之后能在刻蚀的区域中进行离子注入即SAS 离子注入，SAS离子注入形成的注入层能和形成于有源区中的源区连接并形成源区行，这种结构已经成为65nm节点的主流工艺。
[0005]图2为完成SAS刻蚀后的器件结构的电镜示意图，图3为图2中虚线框部分的放大图，图4为图2中实线框部分的放大图。由图2中的实线框部分和虚线框部分对比可知，上述方法在SAS刻蚀时会在源极区的有源区的顶部消耗大约200埃的硅。对于这个区域的引出区域，在进行层间介质层填充前的深度比较高，环境复杂，不利于填充。图5A为现有方法形成的闪存的各闪存单元的击穿电压在接触孔(CT)与控制栅极的不同距离下的分布图；图5B为现有方法形成的闪存的各闪存单元的击穿电压的波导在接触孔(CT)与控制栅极的不同距离下的示意图。如图5A所示，现有方法形成的闪存的各闪存单元随着接触孔(CT)与控制栅极的距离缩减击穿电压降低。如图5B所示，现有方法形成的闪存的各闪存单元随着接触孔(CT)与控制栅极的距离缩减击穿电压的波动增加。现有闪存单元的操作条件如表1所示。
[0006]表1现有闪存单元的操作条件
[0007]操作控制栅极/V漏极/V源极/V衬底/V编程9.53.90.00.0
擦除-9.1浮空7.77.7读取5.01.00.00.0
[0008]如果源极引出区进行层间介质层填充时出现空洞，将会导致接触孔与控制栅极的短接(Bridge)，从而导致编程(PGM)以及擦除(ERS)出现问题。特别是对于擦除操作，正常的操作是控制栅极施加负压，衬底加正压，源极浮接，而漏极与控制栅极短接后，导致源极与衬底的结直接导通，控制栅极电压不能保持，擦除效率下降，甚至不能进行操作，影响闪存的操作和可靠性。同时，将会导致源极接触孔与控制栅极的距离较近，经过闪存单元多次的编程和擦除的耐久性(endurance)，这个区域的强电场将会导致介质的损伤和漏电，也会导致后续的擦除问题。

技术实现思路

[0009]本专利技术要解决的技术问题是提供一种提高缩减浮栅极闪存性能的方法，可以解决现有闪存制造过程中继续缩减浮栅极NOR Flash而层间介质层填充能力不足导致的填充空洞造成接触孔与控制栅极出现短接，使闪存单元操作和可靠性能下降的问题。同时，本专利技术还提供一种提高缩减浮栅极闪存性能的结构。
[0010]为解决上述技术问题，本专利技术提供的提高缩减浮栅极闪存性能的方法，所述闪存包括存储区和逻辑器件区，所述存储区包括由多个闪存单元排列形成的闪存单元阵列，所述方法包括如下步骤：
[0011]步骤S1，提供半导体衬底，在所述半导体衬底中形成有源区，所述闪存单元阵列中的各所述有源区呈条形结构且平行排列；
[0012]步骤S2，在所述存储区中形成各所述闪存单元的第一栅极结构，所述第一栅极结构包括由第一栅介质层、多晶硅浮栅、第二控制栅介质层、多晶硅控制栅形成的叠加结构；
[0013]同一行的各闪存单元的所述多晶硅控制栅连接在一起形成多晶硅控制栅行，各有源区和所述多晶硅控制栅行垂直，各多晶硅控制栅行和所述有源区的交叠区域为所述闪存单元的第一栅极结构的形成区域，所述多晶硅浮栅位于所述闪存单元的第一栅极结构的形成区域中；
[0014]步骤S3，形成所述逻辑器件区的第二栅极结构且将各所述闪存单元的所述第一栅极结构中的所述多晶硅控制栅的部分同时去除，使源极引出区的相邻第一栅极结构中所述多晶硅控制栅之间的距离大于所述多晶硅浮栅之间的距离，所述第二栅极结构由第三栅介质层和多晶硅栅组成。
[0015]进一步的改进是，在所述步骤S3中，所述各闪存单元的所述第一栅极结构中的所述多晶硅控制栅与所述逻辑器件区的所述第二栅极结构中的所述多晶硅栅采用同一掩膜版同时进行光刻刻蚀。
[0016]进一步的改进是，所述逻辑器件区的所述第二栅极结构中的所述多晶硅栅与所述各闪存单元的所述第一栅极结构的所述多晶硅控制栅采用相同的多晶硅。
[0017]进一步的改进是，在所述步骤S3之后还包括SAS刻蚀、源漏注入、层间介质层填充以及钨塞填充的工艺步骤。
[0018]进一步的改进是，在源漏注入和填充层间介质层之间还包括在所述第一栅极结构的侧面形成侧墙的工艺步骤。
[0019]为了解决上述技术问题，本专利技术提供的提高缩减浮栅极闪存性能的结构，所述闪存包括存储区和逻辑器件区，所述存储区包括由多个闪存单元排列形成的闪存单元阵列；
[0020]所述闪存单元阵列中的各所述闪存单元的半导体衬底表面形成有有源区，各所述有源区呈条形结构且平行排列；
[0021]各所述闪存单元的第一栅极结构包括由第一栅介质层、多晶硅浮栅、第二控制栅介质层、多晶硅控制栅形成的叠加结构，所述第一栅极结构的侧面形成有侧墙；
[0022]同一行的各闪存单元的所述多晶硅控制栅连接在一起组成多晶硅控制栅行，各有源区和所述多晶硅控制栅行垂直，所述闪存单元的所述第一栅极结构形成于各多晶硅控制栅行和所述有源区的交叠区域；
[0023]各所述闪存单元的源极引出区的相邻第一栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高缩减浮栅极闪存性能的方法，所述闪存包括存储区和逻辑器件区，所述存储区包括由多个闪存单元排列形成的闪存单元阵列，其特征在于，所述方法包括如下步骤：步骤S1，提供半导体衬底，在所述半导体衬底中形成有源区，所述闪存单元阵列中的各所述有源区呈条形结构且平行排列；步骤S2，在所述存储区中形成各所述闪存单元的第一栅极结构，所述第一栅极结构包括由第一栅介质层、多晶硅浮栅、第二控制栅介质层、多晶硅控制栅形成的叠加结构；同一行的各闪存单元的所述多晶硅控制栅连接在一起形成多晶硅控制栅行，各有源区和所述多晶硅控制栅行垂直，各多晶硅控制栅行和所述有源区的交叠区域为所述闪存单元的第一栅极结构的形成区域，所述多晶硅浮栅位于所述闪存单元的第一栅极结构的形成区域中；步骤S3，形成所述逻辑器件区的第二栅极结构且将各所述闪存单元的所述第一栅极结构中的所述多晶硅控制栅的部分同时去除，使源极引出区的相邻第一栅极结构中所述多晶硅控制栅之间的距离大于所述多晶硅浮栅之间的距离，所述第二栅极结构由第三栅介质层和多晶硅栅组成。2.根据权利要求1所述的提高缩减浮栅极闪存性能的方法，其特征在于，在所述步骤S3中，所述各闪存单元的所述第一栅极结构中的所述多晶硅控制栅与所述逻辑器件区的所述第二栅极结构中的所述多晶硅栅采用同一掩膜版同时进行光刻刻蚀。3.根据权利要求2所述的提高缩减浮栅极闪存性能的方法，其特征在于，所述逻辑器件区的所述第二栅极结构中的所述多晶硅栅与所述各闪存单元的所述第一栅极结构的所述多晶硅控制栅采用相同的多晶硅。4.根据权利要求1所述的提高缩减浮栅极闪存性能的方法，其特征在于，在所述步骤S3之后还包括SAS刻蚀、源漏注入、层间介质层填充以及钨塞填充的工艺步骤。5.根据权利要求4所述的提高...

【专利技术属性】
技术研发人员：田志，邵华，陈昊瑜，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：