显示基片及其制造方法技术

一种包括提高像素测试特性的测试线的显示基片及其制造方法，其中，显示基片包括基片、信号线、测试线，基片又包括布置像素的像素区域、置于围绕像素区域周边的缓冲器区域、及形成于缓冲器周围的磨光区域。信号线从磨光区域经过缓冲器区域向像素提供驱动信号。测试线与信号线晶格状交叉并分别置于磨光区域及缓冲器区域，各测试线与由测试线个数除信号线个数所得个数的信号线连接。从而，能够较精密地测试显示图像的像素特性。

【技术实现步骤摘要】
显示基片及其制造方法
本专利技术涉及显示基片及其制造方法。更具体地说，涉及识别显示图像的像素缺陷的显示基片及其制造方法。
技术介绍
一般而言，显示装置是将信息处理装置中处理的电格式形态的数据变换为图像的界面装置(interface device)。阴极射线管类型的显示装置(CRT)、液晶显示装置(LCD)、有机电致发光显示装置(EL)、及等离子显示面板(PDP)等是显示装置的代表。这些显示装置为了显示图像包括数个～数十μm的像素及与像素电连接以驱动像素的信号线，像素及信号线形成于透明基片上，例如，形成于脆性弱的玻璃基片上等。玻璃基片为了防止边缘裂纹(edge crack)，在玻璃基片边缘形成进行边缘磨光(edge grinding)的边缘磨光区域。形成于显示装置的各像素非常小，因此形成像素及信号线之后显示装置的像素或信号线需被测试，为了进行上述测试，在边缘磨光区域布置与各信号线连接的测试线。测试线置于边缘磨光区域，测试线测试像素及信号线之后在边缘磨光过程中被除掉。-->然而，边缘磨光区域的宽度非常小，因此测试线个数及测试线宽度受到很大限制，当测试线的宽度较窄时，测试线的电阻抗将增加，因此存在不能正常测试像素及信号线的问题。
技术实现思路
本专利技术旨在解决上述现有技术中存在的缺陷，本专利技术的第一目的在于提供一种防止形成于基片上的像素或信号线测试不良的显示基片。本专利技术的第二目的在于提供减少形成于基片上的像素或信号线测试不良的显示基片的制造方法。根据本专利技术的显示基片包括：基片、多条信号线、及测试线；基片又包括布置像素的像素区域、置于像素区域周围的缓冲器区域、及形成于缓冲器周围的磨光区域；信号线从磨光区域通过缓冲器区域向像素提供驱动信号；测试线与信号线晶格状交叉，并分别置于磨光区域和缓冲器区域，各测试线与信号线连接，该信号线个数是通过测试线个数除信号线个数而得出。根据本专利技术的显示基片的制造方法包括如下工序：首先在包括像素区域、围绕像素区域的缓冲区域、及围绕缓冲区域的磨光区域的基片上形成从磨光区域经过缓冲器区域向像素区域提供显示图像的驱动信号的信号线；接着，在磨光区域及缓冲器区域形成与信号线晶格状交叉并向各信号线提供测试信号的测试线；接着，向测试线提供测试信号，并从基片除去测试线。根据本专利技术的显示基片及其制造方法，在基片磨光区域及磨光区域外部形成测试像素的测试线，测试像素之后除去测试线，因而能够较精密地测试形成基片的像素。-->附图说明图1是根据本专利技术一实施例的显示基片的一部分的平面图；图2是形成于图1像素区域的像素的平面图；图3是沿着图1的I1-I2线截取的截面图；图4是图1中示出的信号线形成静电除去线的平面图；图5是根据本专利技术第二实施例的显示基片的一部分的平面图；图6是图5示出的信号线形成静电除去线的平面图；图7是根据本专利技术第三实施例的在显示基片上形成信号线的平面图；图8是沿着图7的II1-II2线截取的截面图；图9是沿着图7的III1-III2线截取的截面图；图10是根据本专利技术第三实施例的在基片上形成另外的信号线的平面图；图11是图10中的“A”部分的放大图；图12是根据本专利技术第三实施例的在磨光区域及缓冲器区域形成测试线的平面图；以及图13是除去图2中示出的测试线的平面图。-->具体实施方式下面参照附图详细说明根据本专利技术的优选实施例。显示基片：第一实施例图1是根据本专利技术一实施例的显示基片的一部分的平面图，图2是形成于图1所示的像素区域的像素的平面图，图3是沿着图1的I1-I2线截取的截面图。参照图1及图2，显示基片100包括基片110、信号线120、及测试线130。基片110包括像素区域(pixel region，PR)、缓冲区域(bufferregion，BR)、及磨光区域(grinding region，GR)。基片110的像素区域PR置于基片110的中央部，优选地，在平面上观察时像素区域PR呈四角形状。在像素区域PR以黑阵状布置图2示出的像素。在本实施例中，显示基片100的分辨率为1024×768时，在像素区域PR有1024×768×3个像素P。像素P包括薄膜晶体管TR及像素电极(pixel electrode，PE)。薄膜晶体管TR包括栅极电极部G、源极电极部S、通道层C、及漏极部D。-->连接于各薄膜晶体管TR的像素电极PE与漏极电极部D电连接，并包括透明且导电的氧化铟(Indium Tin Oxide，ITO)、氧化铟锌(Indium Zinc Oxide，IZO)、及无定形的氧化铟锌(amorphousIndium Tin Oxide，a-ITO)等。形成像素P的像素区域PE周围形成缓冲器区域BR，在缓冲区域BR周围形成磨光区域GR。另外，形成像素P的像素区域PE形成有机层。有机层起到保护像素P的钝化层作用。本实施例中，有机层在像素区域PE选择性地形成。另外，在缓冲区域BR及磨光区域GR形成部分有机层，然而此时优选地，在对应形成在缓冲器区域BR及磨光区域GR)的测试线130部分形成有机层。这是因为将要进行的通过激光束除去测试线130的过程中有机层将被损害或为了防止由有机层损伤而导致的基片损伤。磨光区域GR从基片110的边缘111具有W1的宽度。本实施例中，磨光区域GR宽度，例如约为225μm。信号线120向各像素P的像素电极PE施加显示图像的驱动电压。施加于信号线120的驱动电压可以是定时信号或数据信号。定时信号施加到薄膜晶体管TR的栅极电极部G，将通道层C从绝缘体改变为导体，将通道层C从导体变为绝缘体。数据信号施加于薄膜晶体管TR的源极电极部S之后，根据定时信号施加于像素电极PE。本实施例中，图1示出的信号线120是用于向像素P提供定时信号的信号线。-->根据本专利技术的信号线120向图1中定义的第一方向延伸，向实际与第一方向垂直的第二方向并联布置。根据本实施例的信号线120从磨光区域GR经过缓冲器区域BR之后延长至像素区域PR。参照符号122是信号线120中形成于缓冲器区域BR的衬垫部，在衬垫部以各相异性导电薄膜(Anisotropic Conductive Film，ACF)为媒介布置薄膜封装(Tape Carrier Package，TCP)。测试线130置于形成信号线120的基片110上。优选地，测试线在基片110向第一方向延长以与测试线130交叉，向第二方向至少并联布置两个。优选地，测试线130与信号线120垂直布置，从而测试线130及信号线120以晶格状交叉。本实施例中，测试线130具有对应于信号线120的个数。优选地，测试线130约为2-6个，而信号线120的数量可以是6个以上。例如，信号线120的个数为768条时，数据线130的个数约为4条。而且，测试线130由置于磨光区域GR的第一测试线131及置于缓冲区域BR的第二测试线132组成。本实施例中，第一测试线131为1条，第二测试线132为3-5条，第一及第二测试线131、132的间距相同。例如，测试线130之间优选具有12μm～60μm左右的距离。而且，优选地，为了减少与基片110的接触阻抗，测试线130的宽度在25-60μm。优选地，本实施例中的测试线130的宽度为60μm。-->像这样的测试线130向信号线120施加测本文档来自技高网...

【技术保护点】
一种显示基片，包括：包含布置像素的像素区域、置于所述像素区域周边的缓冲器区域、及形成所述缓冲器区域周边的磨光区域；从所述磨光区域经过所述缓冲器区域向所述像素提供驱动信号的信号线；以及与所述信号线晶格状交叉并分别置于所 述磨光区域及所述缓冲器区域的测试线，所述各测试线与所述测试线个数除所述信号线个数所得个数的信号线连接。

【技术特征摘要】
KR 2004-9-7 10-2004-00712951.一种显示基片，包括：包含布置像素的像素区域、置于所述像素区域周边的缓冲器区域、及形成所述缓冲器区域周边的磨光区域；从所述磨光区域经过所述缓冲器区域向所述像素提供驱动信号的信号线；以及与所述信号线晶格状交叉并分别置于所述磨光区域及所述缓冲器区域的测试线，所述各测试线与所述测试线个数除所述信号线个数所得个数的信号线连接。2.根据权利要求1所述的显示基片，其中，所述测试线包括置于所述磨光区域的第一测试线及置于所述缓冲器区域的第二测试线。3.根据权利要求2所述的显示基片，其中，所述第一测试线为1条，所述第二测试线为3条以上。4.根据权利要求1所述的显示基片，其中，所述各测试线及所述信号线在所述测试线及所述信号交叉点电连接。5.根据权利要求1所述的显示基片，其中，所述测试线宽度为25-60μm。6.根据权利要求1所述的显示基片，其中，所述测试线之间的间距为12-60μm。7.根据权利要求1所述的显示基片，其中，在所述信号线及所述测试线之间填充形成有电连接所述测试线及信号线的接触孔的绝缘层。8.根据权利要求1所述的显示基片，其中，所述信号线与除掉静电的静电除去线连接。9.根据权利要求1所述的显示基片，其中，所述基片进一步包括形成于除了对应于所述...

【专利技术属性】
技术研发人员：李建宗，任灿享，元敏荣，李元熙，宋寅喆，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]