晶体管阵列制造技术

一种制造器件的技术，该器件包括限定晶体管阵列的各层的堆叠并且包含在各层级之间的一个或多个导电连接，其中该方法包括：形成源极

【技术实现步骤摘要】
【国外来华专利技术】晶体管阵列
[0001]晶体管阵列可以由包括导体层、半导体层和绝缘体层的各层的堆叠来限定。
[0002]堆叠的一个重要部分是限定晶体管阵列的源极和漏极导体的源极-漏极导体图案，并且本申请的专利技术人已经进行了以下研究：(i)改善半导体沟道与源极/漏极导体之间的电荷载流子传输，以及(ii)改善源极-漏极导体图案与堆叠中一个或多个其它层级的导体之间的导电连接。
[0003]由此，提供了一种制造器件的方法，该器件包括限定晶体管阵列的各层的堆叠并且包含在各层级之间的一个或多个导电连接，其中该方法包括：形成源极-漏极导体图案，该源极-漏极导体图案限定源极导体阵列和漏极导体阵列，每个源极导体为晶体管阵列的相应晶体管集合提供寻址线，并且每个漏极导体与晶体管阵列的相应晶体管相关联；其中形成所述源极-漏极导体图案包括：形成第一导体子图案，该第一导体子图案至少在寻址线的区域中包括导体材料，并且至少在其中源极和漏极导体最接近的区域中提供源极-漏极导体图案的导电表面；在源极导体和漏极导体最接近的区域中掩蔽第一导体子图案；此后形成第二导体子图案，该第二导体子图案至少在寻址线的区域中也包括导体材料，并且在其中要形成与源极-漏极导体图案的导电层间连接的一个或多个互连区域中提供源极-漏极导体图案的导电表面；此后在源极导体和漏极导体最接近的区域中对第一导体子图案去掩蔽；以及在源极-漏极导体图案上方原位对半导体沟道材料层构图。
[0004]根据一个实施例，该方法还包括：在所述一个或多个互连区域中的源极-漏极导体图案上方形成一层或多层，以及对所述一层或多层构图以在所述一个或多个互连区域中暴露所述源极-漏极导体图案；并且其中第一导体子图案的材料在暴露于进行所述一层或多层的所述构图的条件下时表现出比第二导体子图案的材料更高的电导率降低。
[0005]根据一个实施例，第二导体子图案的材料在暴露于进行所述一层或多层的所述构图的条件下时基本上不表现出电导率降低。
[0006]根据一个实施例，所述条件包括从包含氧的气体产生的等离子体。
[0007]根据一个实施例，所述第二导体子图案至少在半导体沟道材料被保留的区域之外的其中第一导体图案包括导体材料的所有区域中包括导体材料。
[0008]根据一个实施例，掩蔽第一导体子图案包括在第一导体子图案上原位对抗蚀剂层构图以在区域阵列中形成抗蚀剂岛阵列，并且其中对半导体沟道材料层构图包括形成半导体沟道材料阵列，每个半导体沟道岛基本上以所述区域阵列的相应区域为中心，并且包括相应抗蚀剂岛的形状的放大版本。
[0009]根据一个实施例，掩蔽第一导体子图案包括在第一导体子图案上原位对抗蚀剂层构图，并且其中该方法还包括使用相同的光掩模来对所述抗蚀剂层构图和对半导体沟道材料层构图。
[0010]下面仅通过示例的方式，参考附图详细描述本专利技术的实施例，其中：
[0011]图1至图6图示了根据本专利技术的示例实施例的技术的处理流程，其中图1b、图2b、图3b和图4b分别是沿着图1a、图2a、图3a和图4a中的虚线A-A的截面。
[0012]为了简明起见，附图集中于薄膜晶体管(TFT)/多像素阵列中的单个晶体管区域/
单个像素。产品器件通常将包含大量这样的晶体管区域/像素。
[0013]下面描述的实施例是用于顶栅晶体管阵列的示例，但是该技术也适用于其它类型的晶体管阵列。
[0014]出于本文档的目的，术语“源极导体”是指驱动器芯片端子和半导体沟道之间电气串联的导体，并且术语“漏极导体”是指经由半导体沟道与驱动器芯片端子电气串联的导体。
[0015]半导体沟道材料可以包括一种或多种有机半导体材料(诸如，例如有机聚合物半导体)和/或一种或多种无机半导体材料。
[0016]下面描述的实施例使用银合金作为源极-漏极导体图案的一部分。银合金的相对高的功函数(work-function)非常适合于专利技术人进行的研究工作中使用的特定半导体沟道材料，但是其它导体材料(也包括具有相对低的功函数的导体材料)可能更适合于不同的半导体沟道材料。
[0017]下面描述的实施例将导电金属氧化物(铟锡氧化物(ITO))用于源极-漏极导体图案的另一部分，该导电金属氧化物对于用于对本专利技术人进行的研究工作中使用的特定半导体沟道材料的层构图的蚀刻剂具有足够低的相对蚀刻速率。可以使用其它导体材料，并且其它导体材料可能更适合与其它半导体沟道材料结合使用。
[0018]第一步涉及通过气相沉积处理在基板2的工作表面上形成银合金(例如，包含0.5％铟的银合金)的覆盖层(blanket layer)。在这个示例中，基板2包括有机聚合物支撑膜(自支撑塑料膜，例如，聚萘二甲酸乙二醇酯(PEN))、在产品器件中提供遮光功能的构图的导体层以及在表面处的绝缘、平面化层。基板2被临时固定到诸如玻璃板之类的更刚性的载体(未示出)以用于处理基板2(包括下面描述的处理步骤)，并且在处理完成之后被从载体释放。
[0019]在沉积银合金层之前，可以沉积一层或多层，诸如用于改善银合金对工件的附着力的一层或多层金属/合金层，从而创建子层的堆叠，这些子层然后被一起构图。在下文中，术语“银合金层”用于表示在上表面具有银合金层的单层或两层或多层的堆叠。然后通过光刻和蚀刻(例如，使用磷酸、乙酸和硝酸的混合物)对银合金层进行构图，以产生银合金子图案6。
[0020]接下来，在工件的工作表面上涂覆光致抗蚀剂材料的覆盖层，并且以影响光致抗蚀剂材料的溶解度变化的波长将光致抗蚀剂层暴露于光致抗蚀剂层所需的图案的光学图像。在这个示例中，这是使用光掩模来完成的，该光掩模包括与光致抗蚀剂层所需的图案对应的透射和非透射区域的图案。在光致抗蚀剂层中如此形成潜影的溶解度图像之后，溶解度图像被显影以在银合金子图案6的各部分最接近的沟道区域中形成光致抗蚀剂材料的岛9。
[0021]接下来，通过气相沉积技术在工件的工作表面上方(例如，包括在光致抗蚀剂岛9上方)形成ITO的覆盖层，并且通过光刻和蚀刻(使用例如草酸)对其构图以形成ITO子图案11。ITO子图案11在光致抗蚀剂岛9之外的其中银合金子图案6包括导体材料的所有区域中包括ITO。如图3中所示，ITO子图案11在光致抗蚀剂岛9之外的任何地方都基本上与银合金子图案6匹配，但是ITO子图案11的每个导体元素比银合金图案6的对应导体元素稍微更宽(在工件的平面中具有稍微更大的维度)，以便确保在光致抗蚀剂岛9之外的银合金子图案6
包括导体材料的所有区域中，银合金图案6由ITO图案11完全覆盖，即使在银合金子图案6和ITO子图案11之间的对准中存在一定程度的误差。
[0022]在该ITO构图之后，去除光致抗蚀剂岛9(例如，通过将工件暴露于光致抗蚀剂剥离剂)，以暴露其下方的银合金子图案6。
[0023]所得到的源极-漏极导体图案至少限定了(i)源极导体阵列，每个源极导体与相应的晶体管列相关联，并延伸超出阵列的边缘，以连接到驱动器芯片(未示出)的相应端子，以及(ii)漏极导体阵列，每个漏极导体与相应的晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种制造器件的方法，该器件包括限定晶体管阵列的各层的堆叠并且包含在各层级之间的一个或多个导电连接，其中所述方法包括：形成源极-漏极导体图案，该源极-漏极导体图案限定源极导体阵列和漏极导体阵列，每个源极导体为晶体管阵列的相应晶体管集合提供寻址线，并且每个漏极导体与晶体管阵列的相应晶体管相关联；其中形成所述源极-漏极导体图案包括：形成第一导体子图案，该第一导体子图案至少在寻址线的区域中包括导体材料，并且至少在其中源极和漏极导体最接近的区域中提供源极-漏极导体图案的导电表面；在源极导体和漏极导体最接近的区域中掩蔽第一导体子图案；此后形成第二导体子图案，该第二导体子图案至少在寻址线的区域中也包括导体材料，并且在其中要形成与源极-漏极导体图案的导电层间连接的一个或多个互连区域中提供源极-漏极导体图案的导电表面；此后在源极导体和漏极导体最接近的区域中对第一导体子图案去掩蔽；以及在源极-漏极导体图案上方原位对半导体沟道材料层构图。2.根据权利要求1所述的方法，还包括：在所述一个或多个互连区域中的源极-漏极导体图案上方形成一层或多层，以及对所述一层或多层构图以在所述一个或多个互连区域中暴露所述源极-漏...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：弗莱克因艾伯勒有限公司，
类型：发明
国别省市：