一种并行计算加速器及嵌入式系统技术方案

本发明专利技术公开了一种并行计算加速器及嵌入式系统，该加速器包括：总线转换部件，用于接收主控制器通过外连总线接口发送的计算任务；集群控制部件，用于通过总线转换部件的RoCC总线接口获取计算任务，并控制RISC

【技术实现步骤摘要】
一种并行计算加速器及嵌入式系统


[0001]本专利技术涉及计算机
，特别涉及一种并行计算加速器及嵌入式系统。

技术介绍

[0002]随着物联网技术的飞速发展，物联网领域嵌入式系统末端的数据随着应用需求呈现快速增长，特别是近几年AI等新技术与物联网的融合发展，物联网设备层的计算力逐渐成为短板，而以人工智能推理计算为代表的中心计算任务逐渐向设备端延伸，对物联网应用中的嵌入式系统的计算性能提出了新要求。
[0003]因此，如何能够提升嵌入式系统的计算性能，从而满足物联网应用中对计算性能要求较高的需求，是现今急需解决的问题。

技术实现思路

[0004]本专利技术的目的是提供一种并行计算加速器及嵌入式系统，以利用多RISC-V核的并行计算，提升嵌入式系统的计算性能，从而满足物联网应用中对计算性能要求较高的需求。
[0005]为解决上述技术问题，本专利技术提供一种并行计算加速器，包括：
[0006]总线转换部件，用于接收主控制器通过外连总线接口发送的计算任务；其中，所述计算任务包括计算指令和计算数据；
[0007]集群控制部件，用于通过所述总线转换部件的RoCC总线接口获取所述计算任务，并控制RISC-V加速集群中的目标RISC-V设备完成所述计算任务；其中，所述RISC-V加速集群包括第一数量的RISC-V设备，所述第一数量大于或等于2，所述目标RISC-V设备为任意数量大于或等于2的所述RISC-V设备；
[0008]所述RISC-V加速集群，用于根据所述集群控制部件的控制，利用所述目标RISC-V设备按照所述计算指令，对所述计算数据进行并行计算，得到计算结果数据。
[0009]可选的，所述RISC-V加速集群，包括：第二数量的RISC-V设备集，每个所述RISC-V设备集包括各自对应的数量大于或等于2的所述RISC-V设备；其中，全部所述RISC-V设备集中的所述RISC-V设备之和为所述第一数量，所述RISC-V设备集之间互连，每个所述RISC-V设备集中的所述RISC-V设备之间互连。
[0010]可选的，所述RISC-V设备集之间通过集群总线互连，每个所述RISC-V设备集中的所述RISC-V设备通过TileLink系统总线互连。
[0011]可选的，每个所述RISC-V设备集中的所述RISC-V设备之间共享每个所述RISC-V设备集各自对应的一级缓存，所述RISC-V设备集之间共享二级缓存。
[0012]可选的，所述RISC-V设备集还包括：DMA模块；
[0013]对应的，所述目标RISC-V设备具体用于利用各自所在的RISC-V加速集群中的DMA模块，获取各自对应的计算指令和计算数据。
[0014]可选的，所述主控制器为ARM处理器时，所述外连总线接口具体为AXI总线接口。
[0015]可选的，所述总线转换部件，包括：
[0016]缓冲器，用于存放所述计算任务；
[0017]对应的，所述RISC-V加速集群还用于将所述计算结果数据写入到所述缓冲器，以使所述主控制器从所述缓冲器获取所述计算结果数据。
[0018]可选的，所述集群控制部件具体用于通过所述RoCC总线接口，从所述缓冲器获取所述计算任务，并将所述计算任务中每个所述目标RISC-V设备各自对应的计算指令和计算数据加载到所述目标RISC-V设备各自的寄存器文件中，以控制所述目标RISC-V设备完成所述计算任务。
[0019]本专利技术还提供了一种嵌入式系统，包括：
[0020]如上述所述的并行计算加速器；
[0021]与所述并行计算加速器中总线转换部件的外连总线接口连接的主控制器，用于向所述并行计算加速器发送计算任务。
[0022]可选的，所述嵌入式系统支持OpenMP编程框架。
[0023]本专利技术所提供的一种并行计算加速器，包括：总线转换部件，用于接收主控制器通过外连总线接口发送的计算任务；其中，计算任务包括计算指令和计算数据；集群控制部件，用于通过总线转换部件的RoCC总线接口获取计算任务，并控制RISC-V加速集群中的目标RISC-V设备完成计算任务；其中，RISC-V加速集群包括第一数量的RISC-V设备，第一数量大于或等于2，目标RISC-V设备为任意数量大于或等于2的RISC-V设备；RISC-V加速集群，用于根据集群控制部件的控制，利用目标RISC-V设备按照计算指令，对计算数据进行并行计算，得到计算结果数据；
[0024]可见，本专利技术通过总线转换部件的设置，使并行计算加速器可以作为协处理器与主控制器互连，从而实现主控制器的架构与RISC-V架构的异构融合；通过RISC-V加速集群的设置，利用多RISC-V核完成计算任务的并行计算，提升嵌入式系统的计算性能，从而满足物联网应用中对计算性能要求较高的需求，并且RISC-V的轻量化优势，实现降低开销和优化功耗的目的。此外，本专利技术还提供了一种嵌入式系统，同样具有上述有益效果。
附图说明
[0025]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0026]图1为本专利技术实施例所提供的一种并行计算加速器的结构框图；
[0027]图2为本专利技术实施例所提供的一种嵌入式系统的结构示意图。
具体实施方式
[0028]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0029]请参考图1，图1为本专利技术实施例所提供的一种并行计算加速器的结构框图。该并
行计算加速器可以包括：
[0030]总线转换部件10，用于接收主控制器通过外连总线接口发送的计算任务；其中，计算任务包括计算指令和计算数据；
[0031]集群控制部件20，用于通过总线转换部件10的RoCC总线接口获取计算任务，并控制RISC-V加速集群30中的目标RISC-V设备完成计算任务；其中，RISC-V加速集群30包括第一数量的RISC-V设备，第一数量大于或等于2，目标RISC-V设备为任意数量大于或等于2的RISC-V设备；
[0032]RISC-V加速集群30，用于根据集群控制部件20的控制，利用目标RISC-V设备按照计算指令，对计算数据进行并行计算，得到计算结果数据。
[0033]可以理解的是，本实施例中的RISC-V加速集群30可以包括第一数量的RISC-V设备(即RISC-V处理器)，从而利用RISC-V加速集群30中的全部或部分RISC-V设备(即目本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种并行计算加速器，其特征在于，包括：总线转换部件，用于接收主控制器通过外连总线接口发送的计算任务；其中，所述计算任务包括计算指令和计算数据；集群控制部件，用于通过所述总线转换部件的RoCC总线接口获取所述计算任务，并控制RISC-V加速集群中的目标RISC-V设备完成所述计算任务；其中，所述RISC-V加速集群包括第一数量的RISC-V设备，所述第一数量大于或等于2，所述目标RISC-V设备为任意数量大于或等于2的所述RISC-V设备；所述RISC-V加速集群，用于根据所述集群控制部件的控制，利用所述目标RISC-V设备按照所述计算指令，对所述计算数据进行并行计算，得到计算结果数据。2.根据权利要求1所述的并行计算加速器，其特征在于，所述RISC-V加速集群，包括：第二数量的RISC-V设备集，每个所述RISC-V设备集包括各自对应的数量大于或等于2的所述RISC-V设备；其中，全部所述RISC-V设备集中的所述RISC-V设备之和为所述第一数量，所述RISC-V设备集之间互连，每个所述RISC-V设备集中的所述RISC-V设备之间互连。3.根据权利要求2所述的并行计算加速器，其特征在于，所述RISC-V设备集之间通过集群总线互连，每个所述RISC-V设备集中的所述RISC-V设备通过TileLink系统总线互连。4.根据权利要求2所述的并行计算加速器，其特征在于，每个所述RISC-V设备集中的所述RISC-V设备之间共享每个...

【专利技术属性】
技术研发人员：邹晓峰，李拓，李仁刚，刘同强，周玉龙，张贞雷，王朝辉，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：