一种多PXIE机箱内AWG板卡输出波形同步的装置及方法制造方法及图纸

本发明专利技术公开了一种多PXIE机箱内AWG板卡输出波形同步的装置及方法，属于测控系统技术领域。本发明专利技术的多PXIE机箱内AWG板卡输出波形同步的装置包括PXIE机箱前面板触发信息输入处理模块、本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块，机箱间通过级联交互卡的前面板进行通信，机箱间触发信号同步通过铷原子钟作为基准时钟。该发明专利技术的多PXIE机箱内AWG板卡输出波形同步的装置可以达到跨机箱的输出波形精度在1ns以内，具有很好的推广应用价值。用价值。用价值。

【技术实现步骤摘要】
一种多PXIE机箱内AWG板卡输出波形同步的装置及方法


[0001]本专利技术涉及测控系统
，具体提供一种多PXIE机箱内AWG板卡输出波形同步的装置及方法。

技术介绍

[0002]在当前利用PXIE机箱搭建量子测控系统中，当需要测试的量子芯片位数少的时候，单PXIE机箱内多个AWG板卡同步外部同步触发信号可以实现多AWG卡输出波形的同步。一个PXIE机箱最多可以装16个AWG板卡，每个AWG板卡前面板有独立的触发信号接口，当量子芯片位数较少时候，需要几个AWG板卡可以利用外部设备产生几个同步触发的信号，当单机箱内AWG满配时就需要16个外部触发信号，假如当量子芯片位数达到100时，单机箱AWG板卡不能满足要求，需要5个机箱的AWG板卡，这时再要求靠外部设备产生触发信号会显得异常繁琐。

技术实现思路

[0003]本专利技术的技术任务是针对上述存在的问题，提供一种多PXIE机箱内AWG板卡输出波形同步的装置。
[0004]本专利技术进一步的技术任务是提供一种多PXIE机箱内AWG板卡输出波形同步的方法。
[0005]为实现上述目的，本专利技术提供了如下技术方案：
[0006]一种多PXIE机箱内AWG板卡输出波形同步的装置，包括PXIE机箱前面板触发信息输入处理模块、本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块，机箱间通过级联交互卡的前面板进行通信，机箱间触发信号同步通过铷原子钟作为基准时钟。
[0007]所述PXIE机箱前面板触发信号输入处理模块是整个系统的总的触发信号输入，根据触发信号使能本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块产生触发信号；本地机箱触发信号控制触发模块是主PXIE机箱产生AWG输出同步的触发指令；级联机箱触发信号输出控制模块作为从机箱产生AWG输出同步的触发指令。
[0008]作为优选，所述PXIE机箱为KEYSIGHT的M9019机箱。
[0009]作为优选，所述级联交互卡包括外部触发处理模块、时钟基准模块、同步指令模块和触发输出模块，外部触发处理模块、触发输出模块、同步指令模块、时钟基准模块顺次连接，时钟基准模块与触发输出模块相连接，外部触发处理模块与同步指令模块相连接。
[0010]外部触发处理模块是接收PXIE前面板上的触发信号输入源，成品的PXIE机箱有软件进行链路选择，只有主级联交互板卡需要配置，从级联交互板卡不需要处理。
[0011]时钟基准模块以铷原子钟作为基准时钟，不同的机箱接收相同的铷原子钟，接收到外部触发信号或者通过DIO口传输的同步指令，使得基准时钟一样，从而保证不同的机箱产生完全同步的触发信号。
[0012]同步指令模块有两种模式：一种是作为主级联交互板卡时接收外部触发新后通过
时钟基准模块产生的发送数据开始标志通过DIO向下一级级联发送触发指令，同时本地向触发输出模块发送准备输出触发信号的指令；另一种是作为从级联交互卡，接收触发指令，根据是否有下一级级联判断是否向下发送触发指令，同时向触发输出模块发送准备输出触发信号的指令。
[0013]触发输出模块是控制PXIE机箱timing槽的级联控制板卡PXI_STAR0～16的输出。根据同步指令模块发送的准备输出触发信号的指令和时钟基本模块的控制同步的标志利用背板的硬件通路发送完全同步的触发信号。
[0014]作为优选，所述铷原子钟为10M铷原子钟。
[0015]一种多PXIE机箱内AWG板卡输出波形同步的方法，选取铷原子钟作为各PXIE机箱的基准时钟；主级联交互卡的PXIE机箱接收前面板的触发信号，通过系统选择触发通道后传入级联交互卡；级联交互卡本地机箱根据外部的铷原子钟确定产生本地机箱的PXI_STAR0～16信号；级联交互卡根据外部传入的触发信号通过前面板的DIO口将触发信号指令发送给相连的PXIE机箱的级联交互卡；从级联交互卡接收到触发指令后根据铷原子钟基准在从机箱本机产生PXI_STAR0～16信号；以铷原子钟作为基准，通过代码确定主级联交互卡根据前面板产生的触发信号和从级联交互卡根据指令产生的触发信号完全同步。
[0016]作为优选，主机箱的级联交互板卡利用PXIE规范的timing槽的PXI_STAR0～16硬件通路产生到达机箱内各AWG板卡的触发信号和发往下一级级联交互板卡的触发命令。
[0017]作为优选，从级联交互板卡接收到同步命令后利用PXIE规范timing槽的PXI_STAR0～16硬件通路产生触发信号。
[0018]作为优选，主级联交互卡和从级联交互卡根据10M铷原子钟作为基准，跨机箱产生完全同步的触发信号。
[0019]与现有技术相比，本专利技术的多PXIE机箱内AWG板卡输出波形同步的方法具有以下突出的有益效果：所述多PXIE机箱内AWG板卡输出波形同步的方法利用PXIE机箱的10槽timing槽自研一款级联交互板卡，只需要主级联交互板卡的机箱的前面板输入一路触发信号，然后级联交互板卡在本地机箱利用背板的PXI STAR0～16产生同步触发信号，跨机箱通过级联交互板卡的DIO通信传输同步指令，利用外部精准的铷原子钟作为参考基准，最多可以实现5级串联级联的机箱的触发信号完全同步。利用自研的AWG卡，可以达到跨机箱的输出波形精度在1ns以内，具有良好的推广应用价值。
附图说明
[0020]图1是本专利技术所述多PXIE机箱内AWG板卡输出波形同步的装置的单机箱内部框图；
[0021]图2是本专利技术所述多PXIE机箱内AWG板卡输出波形同步的装置的PXIE机箱互联框图；
[0022]图3是本专利技术所述多PXIE机箱内AWG板卡输出波形同步的装置的级联交互卡内部框图。
具体实施方式
[0023]下面将结合附图和实施例，对本专利技术的多PXIE机箱内AWG板卡输出波形同步的装置及方法作进一步详细说明。
[0024]实施例
[0025]如图1、图2和图3所示，本专利技术的多PXIE机箱内AWG板卡输出波形同步的装置，包括PXIE机箱前面板触发信息输入处理模块、本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块。机箱间通过级联交互卡的前面板进行通信，机箱间触发信号同步通过铷原子钟作为基准时钟。
[0026]PXIE机箱为KEYSIGHT的M9019机箱。铷原子钟为10M铷原子钟。
[0027]级联交互卡包括外部触发处理模块、时钟基准模块、同步指令模块和触发输出模块。外部触发处理模块、触发输出模块、同步指令模块、时钟基准模块顺次连接，时钟基准模块与触发输出模块相连接，外部触发处理模块与同步指令模块相连接。外部触发处理模块是接收PXIE前面板上的触发信号输入源，成品的PXIE机箱有软件进行链路选择，只有主级联交互板卡需要配置，从级联交互板卡不需要处理。
[0028]时钟基准模块以铷原子钟作为基准时钟，不同的机箱接收相同的铷原子钟，接收到外部触发信号或者通过DIO口传输的同步指令，使得基准时钟一样，从本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多PXIE机箱内AWG板卡输出波形同步的装置，其特征在于：包括PXIE机箱前面板触发信息输入处理模块、本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块，机箱间通过级联交互卡的前面板进行通信，机箱间触发信号同步通过铷原子钟作为基准时钟。2.根据权利要求1所述的多PXIE机箱内AWG板卡输出波形同步的装置，其特征在于：所述PXIE机箱为KEYSIGHT的M9019机箱。3.根据权利要求2所述的多PXIE机箱内AWG板卡输出波形同步的装置，其特征在于：所述级联交互卡包括外部触发处理模块、时钟基准模块、同步指令模块和触发输出模块，外部触发处理模块、触发输出模块、同步指令模块、时钟基准模块顺次连接，时钟基准模块与触发输出模块相连接，外部触发处理模块与同步指令模块相连接。4.根据权利要求3所述的多PXIE机箱内AWG板卡输出波形同步的装置，其特征在于：所述铷原子钟为10M铷原子钟。5.一种多PXIE机箱内AWG板卡输出波形同步的方法，其特征在于：选取铷原子钟作为各PXIE机箱的基准时钟；主级联交互卡的PXIE机箱接收前面板的触发信号，通过系统选择触发通道后传入级联交互卡；级联...

【专利技术属性】
技术研发人员：张孝飞，刘强，
申请(专利权)人：济南浪潮高新科技投资发展有限公司，
类型：发明
国别省市：