半导体器件制造技术

本发明专利技术公开了一种半导体器件，包括半导体管芯、基部构件、侧壁、第一导电膜和第二导电膜以及第一导电引线和第二导电引线。基部构件具有导电主表面，该导电主表面包括安装半导体管芯的区域。侧壁包围该区域并且由介电体制成。侧壁包括第一部分和第二部分。第一导电膜和第二导电膜分别设置在第一部分和第二部分上，并且电连接到半导体管芯。第一导电引线和第二导电引线分别导电结合到第一导电膜和第二导电膜。第一部分和第二部分中的至少一个在其面对基部构件的后表面上包括凹部，并且该凹部在对应的导电膜下方的第一部分和第二部分中的所述至少一个与基部构件之间限定间隙。述至少一个与基部构件之间限定间隙。述至少一个与基部构件之间限定间隙。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请基于2019年8月2日提交的日本专利申请号2019-142839并要求其优先权，其全部内容通过引用合并于此。


[0003]本公开涉及一种半导体器件。

技术介绍

[0004]JP2012-038837A公开了一种用于例如将半导体管芯气密密封在用于高频率使用的半导体器件中的封装。该封装包括：基部(base)，该基部具有金属主表面；介电侧壁，该介电侧壁的底表面结合到基部的主表面；以及金属引线，该金属引线结合到与侧壁的底表面相反的一侧上的上表面。为了在用于半导体器件的外部电路和半导体管芯之间进行电连接，金属引线从封装中的侧壁的上表面横向延伸。

技术实现思路

[0005]本公开提供了一种半导体器件。该半导体器件包括半导体管芯、基部构件、侧壁、第一导电膜、第二导电膜、第一导电引线和第二导电引线。基部构件具有导电主表面，该导电主表面包括在其上安装半导体管芯的区域。侧壁设置在基部构件的导电主表面上，并且包围导电主表面的区域。侧壁由介电体制成。侧壁包括将所述区域夹在其间的第一部分和第二部分。第一导电膜设置在侧壁的第一部分上并且电连接到半导体管芯。第二导电膜设置在侧壁的第二部分上，并且电连接到半导体管芯。第一导电引线导电地结合到侧壁的第一部分上的第一导电膜。第二导电引线导电地结合到侧壁的第二部分上的第二导电膜。在该半导体器件中，基部构件的第一部分和第二部分中的至少一者在其面对基部构件的后表面上包括凹部，并且该凹部被构造成在对应的导电膜下方的侧壁的第一部分和第二部分的所述至少一者和基部构件之间限定间隙。
附图说明
[0006]通过参考附图对本公开的实施例的以下详细描述，将更好地理解前述和其它目的、方面和优点，其中：
[0007]图1是示出根据本公开实施例的半导体器件的立体图，
[0008]图2是图1中所示的半导体器件的平面图，
[0009]图3是沿着图2中的III-III线截取的半导体器件的截面图，
[0010]图4A和图4B是用于描述实施例的效果的示例的视图，其中图4A示出了在侧壁上未设置凹部的情况下的构造，图4B示出了在侧壁上设置有凹部的情况下的构造，
[0011]图5是根据改型示例的半导体器件的截面图，示出了对应于图2中的III-III线的截面，
[0012]图6是曲线图，该曲线示出了对于图1所示半导体器件和图5所示半导体器件估计导电膜的内部(TRL)中的反射特性(S
11
)的结果，
[0013]图7是曲线图，该曲线示出了对于以下两种器件中的每个器件进行900MHz的频率的模拟的示例，一个器件是其中图1中所示的半导体器件被安装在布线基底上的器件，另一个器件是将不设有间隙的比较示例的半导体器件安装在布线基底上的器件，并且示出了传输特性(S
21
)的频率依赖性，
[0014]图8是曲线图，该曲线示出了对于以下两种器件中的每个器件进行900MHz的频率的模拟的示例，一个器件是其中图1中所示的半导体器件被安装在布线基底上的器件，另一个器件是将不设有间隙的比较示例的半导体器件安装在布线基底上的器件，并且是示出反射特性(S
11
)的史密斯图，
[0015]图9是曲线图，该曲线示出了对于以下两种器件中的每个器件进行4.7GHz的频率的模拟的示例，一个器件是其中图5中所示的半导体器件被安装在布线基底上的器件，另一个器件是将不设有间隙的比较示例的半导体器件安装在布线基底上的器件，并且示出了传输特性(S
21
)的频率依赖性。
[0016]图10是曲线图，该曲线示出了对于以下两种器件中的每个器件进行4.7GHz的频率的模拟的示例，一个器件是其中图5中所示的半导体器件被安装在布线基底上的器件，另一个器件是将不设有间隙的比较示例的半导体器件安装在布线基底上的器件，并且是示出反射特性(S
11
)的史密斯图。
具体实施方式
[0017][本公开要解决的问题][0018]当将具有内置半导体管芯的半导体器件安装在布线基底上时，根据相对于半导体管芯的信号输入和输出的频率，连接到半导体管芯的输入侧和输出侧的每个布线的电气长度变得重要。当信号频率相对较高时(例如，100MHz或更高)，可以通过适当设定电气长度来实现与半导体管芯匹配的阻抗。因此，可以减少信号的损失，并且可以抑制信号波形的劣化。
[0019]在现有技术的封装中，介电侧壁设置在基部和引线之间，并且它们构成微带线(MSL)。在封装的外部，MSL由构成布线基底的介电基底(例如，玻璃环氧树脂)和设置在该介电基底的前后处的布线图案构成，外部匹配电路由该MSL和电容器构成。前述电气长度是取决于这些MSL的长度而确定的。封装中MSL的长度取决于封装的大小。为了促进半导体器件的安装，期望封装尺寸是统一的。因此，在现有技术中，通过调节布线基底的MSL的长度来适当地设定电气长度。
[0020]然而，由于各种限制，可能难以仅通过布线基底来适当地设定MSL的电气长度。例如，由于构成布线基底的介电基底比半导体器件的封装的侧壁厚得多，因此布线基底的MSL的静电电容相对较小。因此，布线基底的MSL倾向于比封装的MSL更长。如果布线基底的MSL变长，则布线基底中的外部匹配电路所必需的面积增加。此外，这导致包括布线基底的整个器件的尺寸增加。
[0021][本公开的效果][0022]根据本公开的一方面，无论封装的尺寸如何，都可以进一步延长(或缩短)封装的
MSL的电气长度，并且可以容易地调节电气长度。
[0023][本公开的实施例的描述][0024]将列举和描述本公开的实施例。根据本公开的一个实施例，提供了一种半导体器件，该半导体器件包括半导体管芯、基部构件、侧壁、第一导电膜、第二导电膜、第一导电引线和第二导电引线。基部构件具有导电主表面，该导电主表面包括在其上安装半导体管芯的区域。侧壁设置在基部构件的导电主表面上，并且包围导电主表面的区域。侧壁由介电体制成。侧壁包括将所述区域夹在其间的第一部分和第二部分。第一导电膜设置在侧壁的第一部分上，并且电连接到半导体管芯。第二导电膜设置在侧壁的第二部分上，并且电连接到半导体管芯。第一导电引线导电结合到侧壁的第一部分上的第一导电膜。第二导电引线导电结合到侧壁的第二部分上的第二导电膜。在该半导体器件中，基部构件的第一部分和第二部分中的至少一个在其面对基部构件的后表面上包括凹部，并且该凹部被构造成在位于对应的导电膜下方的侧壁的第一部分和第二部分的所述至少一个和基部构件之间限定间隙。
[0025]在该半导体器件中，侧壁在面对基部构件的表面上具有凹部。在第一导电膜或第二导电膜下方的侧壁与基部构件之间存在由凹部形成的间隙。因此，可以在该凹部的内表面上设置电连接到基部构件的主表面的第三导电膜。当设置这样的第三导电膜时，该部分中的微带线(MSL)的介电体的厚度变得比其它部分中的微带线的介电体的厚度更薄，因此MSL本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：半导体管芯；基部构件，所述基部构件具有导电主表面，所述导电主表面包括在其上安装所述半导体管芯的区域；侧壁，所述侧壁被设置在所述基部构件的导电主表面上，并且包围所述导电主表面的所述区域，所述侧壁由介电体制成，其中，所述侧壁包括第一部分和第二部分，所述第一部分和第二部分将所述区域夹在中间；第一导电膜，所述第一导电膜被设置在所述侧壁的所述第一部分上，所述第一导电膜被电连接到所述半导体管芯；第二导电膜，所述第二导电膜被设置在所述侧壁的所述第二部分上，所述第二导电膜被电连接到所述半导体管芯；第一导电引线，所述第一导电引线在所述侧壁的所述第一部分上被导电结合到所述第一导电膜；第二导电引线，所述第二导电引线在所述侧壁的所述第二部分上被导电结合到所述第二导电膜；其中，所述基部构件的所述第一部分和所述第二部分中的至少一个在其面对所述基部构件的后表面上包括凹部，并且所述凹部被构造成在位于对应的导电膜的下方的所述侧壁的所述第一部分和所述第二部分中的至少一个与所述基部构件之间限定间隙。2.根据权利要求1所述的半导体器件，所述半导体器件还包括：第三导电膜，所述第三导电膜被设置在所述凹部的内表面上，所述第三导电膜被电连接到所述基部构件的所述主表面。3.根据权利要求1或2所述的半导体器件，其中，所述第一导电膜、所述侧壁的第一部分和所述基部构件的所述主表面的一部分构成第一微带线，并且当所述第二部分包括凹部时，所述第二导电膜、所述侧壁的第二部分和所述基部构件的所述主表面的一部分构成第二微带线，并且其中，当从相对于所述主表面的法线方向观察时，所述第二微带线的与所述凹部相重叠的部分中的特征阻抗比所述第一微带线或所述第二微带线的在所述法线上不与所述凹部相重叠的不同部分中的特征阻抗小至少10％。4.根据权利要求1所述的半导体器件，其中，位于所述侧壁与所述基部构件之间的所述凹部的内表面上不设置导电膜。5.根据权利要求1或4所述的半导体器件，其中，所述第一导电膜、所述侧壁的第一部分和所述基部构件的所述主表面的一部分构成第一微带线，并且当所述第二部分包括凹部时，所述第二导电膜、所述侧壁的第二部分和所述基部构件的所述主表面的一部分构成第二微带线，并且其中，当从相对于所述主表面的法线方向观察时，所述第二微带线的与所述凹部相重叠的部分中的特征阻抗比所述第一微带线或所述第二微带线的在所述法线上不与所述凹部相重叠的不同部分中的特征阻抗高至少10％。6.根据权利...

【专利技术属性】
技术研发人员：中岛郁夫，井上真吾，
申请(专利权)人：住友电工光电子器件创新株式会社，
类型：发明
国别省市：