半导体模块装置制造方法及图纸

一种半导体模块装置包括壳体和布置在壳体内部的至少一对半导体衬底。每对半导体衬底包括第一半导体衬底和第二半导体衬底。第一半导体衬底包括布置在第一金属化层与第三金属化层之间的第一电介质绝缘层、以及布置在所述第三金属化层与第二金属化层之间的第二电介质绝缘层。第二半导体衬底包括布置在第一金属化层与第三金属化层之间的第一电介质绝缘层、以及布置在所述第三金属化层与第二金属化层之间的第二电介质绝缘层。第一半导体衬底的第三金属化层电耦合到第一电势，并且第二半导体衬底的第三金属化层电耦合到与第一电势相反的第二电势。的第二电势。的第二电势。

【技术实现步骤摘要】
半导体模块装置


[0001]本公开涉及包括可控半导体元件的半导体模块装置。

技术介绍

[0002]功率半导体模块装置往往包括布置在壳体中的至少一个半导体衬底。包括多个可控半导体元件(例如，半桥配置的两个晶体管元件)的半导体装置布置在至少一个衬底上。每个衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层和沉积在衬底层的第二侧上的第二金属化层。可控半导体元件例如安装在第一金属化层上。第二金属化层可以可选地附接到基板。可控半导体元件通常通过焊接或烧结技术安装到半导体衬底。
[0003]需要一种具有令人满意的电磁兼容性(EMC)促进特性的半导体模块装置，该半导体模块装置易于制造而无需添加制造步骤，并且即使对于高反向电压等级也能满足对绝缘电压的要求。

技术实现思路

[0004]一种半导体模块装置包括壳体和布置在壳体内部的至少一对半导体衬底。每对半导体衬底包括第一半导体衬底和第二半导体衬底。所述第一半导体衬底包括布置在第一金属化层与第三金属化层之间的第一电介质绝缘层、以及布置在所述第三金属化层与第二金属化层之间的第二电介质绝缘层。第二半导体衬底包括布置在第一金属化层与第三金属化层之间的第一电介质绝缘层、以及布置在第三金属化层与第二金属化层之间的第二电介质绝缘层。第一半导体衬底的第三金属化层电耦合到第一电势，并且第二半导体衬底的第三金属化层电耦合到与第一电势相反的第二电势。
[0005]参考以下附图和说明书可以更好地理解本专利技术。附图中的部件不一定按比例绘制，而是将重点放在说明本专利技术的原理上。在附图中，类似的附图标记在不同的视图中指示对应的部分。
附图说明
[0006]图1示意性地示出了半导体模块装置的截面图。
[0007]图2示意性地示出了示例性多层半导体衬底的截面图。
[0008]图3示意性地示出了示例性半导体模块装置的截面图。
[0009]图4是示例性半导体装置的电路图。
[0010]图5是示例性半导体模块装置的俯视图。
[0011]图6是另一个示例性半导体模块装置的俯视图。
[0012]包括图7A至图7C的图7示出了根据另一个示例的半导体衬底的俯视图。
具体实施方式
[0013]在下面的具体实施方式中，参考了附图。附图示出了在其中可以实践本专利技术的具体示例。应当理解，除非另外特别指出，否则关于各个示例描述的特征和原理可以彼此组合。在说明书以及权利要求中，被指定为“第一元件”、“第二元件”、“第三元件”等的某些元件不应被理解为列举。相反，这样的指定仅用于提出不同的“元件”。换言之，例如，“第三元件”的存在不要求“第一元件”和“第二元件”的存在。如本文描述的电线可以是单个导电元件，或者包括串联和/或并联连接的至少两个个体的导电元件。电线可以包括金属和/或半导体材料，并且可以是永久导电的(即，不可切换的)。电线可以具有与流过其的电流的方向无关的电阻率。本文描述的半导体主体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或被包括在半导体芯片中。半导体主体具有电连接焊盘并且包括至少一个具有电极的半导体元件。焊盘电连接到电极，这包括焊盘是电极，并且反之亦然。
[0014]参考图1，示意性地示出了功率半导体模块装置100的截面图。功率半导体模块装置100包括壳体17和半导体衬底10。半导体衬底10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化的)第一金属化层111、以及附接到电介质绝缘层11的(结构化的)第二金属化层112。电介质绝缘层11设置在第一和第二金属化层111、112之间。
[0015]第一和第二金属化层111、112中的每个可以由以下材料之一组成或包括以下材料之一：铜；铜合金；铝；铝合金；或在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。半导体衬底10可以是陶瓷衬底，换言之，其中电介质绝缘层11是陶瓷(例如薄陶瓷层)的衬底。陶瓷可以由以下材料之一组成或包括以下材料之一：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他电介质陶瓷。例如，电介质绝缘层11可以由以下材料之一组成或包括以下材料之一：Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以是例如直接铜键合(DCB)衬底、直接铝键合(DAB)衬底、或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。绝缘金属衬底一般包括电介质绝缘层11，例如，电介质绝缘层11包括诸如环氧树脂或聚酰亚胺的(填充)材料。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括例如Si2O、Al2O3、AlN、或BN，并且可以具有处于约1μm与约50μm之间的直径。衬底10也可以是具有非陶瓷的电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷的电介质绝缘层11可以由固化树脂组成或包括固化树脂。
[0016]半导体衬底10布置在壳体17中。在图1所示的示例中，半导体衬底10布置在形成壳体17的底表面的基板12上，而壳体17本身仅包括侧壁和盖。然而，这仅是示例。壳体17还包括底表面并且半导体衬底10和(可选的)基板12布置在壳体17内部也是可能的。在一些功率半导体模块装置100中，多于一个半导体衬底10布置在单个基板12上或壳体17的底表面上。
[0017]一个或多个半导体主体120可以布置在至少一个半导体衬底10上。布置在至少一个半导体衬底10上的半导体主体120中的每个可以包括二极管、IGBT(绝缘栅双极晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)、和/或任何其他合适的半导体元件。
[0018]一个或多个半导体主体120可以在至少一个半导体衬底10上形成半导体装置。在图1中，仅示例性地示出了两个半导体主体120。图1中的半导体衬底10的第二金属化层112是连续的层。在图1所示的示例中，第一金属化层111是结构化的层。在该上下文中，“结构化的层”是指第一金属化层111不是连续的层，而是在该层的不同区段之间包括凹陷。在图1中
示意性地示出了这样的凹陷。在该示例中，第一金属化层111包括三个不同的区段。然而，这仅是示例。任何其他数量的区段都是可能的。可以将不同的半导体主体120安装到第一金属化层111的相同或不同的区段。第一金属化层111的不同的区段可以不具有电连接部，或者可以使用例如键合线13电连接到一个或多个其他区段。仅列举几个示例，例如，电连接部13也可以包括键合带、连接板或导体轨。一个或多个半导体主体120可以通过导电连接层130电和机械连接到半导体衬底10。例如，这样的导电连接层可以是焊料层、导电粘合剂层、或烧结的金属粉末(例如，烧结的银粉末)层。
[0019]根据其他示例，第二金属化层112也有可能是结构化的层。还有可能完全省略第二金属化层112。例如，第一金属化层111一般也有可能是连续的层。
[0020]图1所示的功率半导体模块装置100还包括端子元件14。端子元件14电连接到第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体模块装置，包括：壳体(17)；以及布置在所述壳体(17)内部的至少一对半导体衬底(10a，10b)，其中，每对半导体衬底(10a，10b)包括第一半导体衬底(10a)和第二半导体衬底(10b)，其中，所述第一半导体衬底(10a)包括布置在第一金属化层(111)和第三金属化层(113)之间的第一电介质绝缘层(11a)、以及布置在所述第三金属化层(113)和第二金属化层(112)之间的第二电介质绝缘层(11b)，所述第二半导体衬底(10b)包括布置在第一金属化层(111)和第三金属化层(113)之间的第一电介质绝缘层(11a)、以及布置在所述第三金属化层(113)和第二金属化层(112)之间的第二电介质绝缘层(11b)，所述第一半导体衬底(10a)的所述第三金属化层(113)电耦合到第一电势(DC+)，并且所述第二半导体衬底(10b)的所述第三金属化层(113)电耦合到与所述第一电势(DC+)相反的第二电势(DC-)。2.根据权利要求1所述的半导体模块装置，其中，所述第一电势(DC+)是正电势，并且所述第二电势(DC-)是负电势。3.根据权利要求1或2所述的半导体模块装置，还包括至少第一可控半导体元件(S1)和第二可控半导体元件(S2)。4.根据权利要求3所述的半导体模块装置，其中，所述第一可控半导体元件(S1)布置在所述第一半导体衬底(10a)上，并且包括控制电极和形成在第一负载电极和第二负载电极之间的负载路径，并且所述第二可控半导体元件(S2)布置在所述第二半导体衬底(10b)上，并且包括控制电极和形成在第一负载电极和第二负载电极之间的负载路径。5.根据权利要求4所述的半导体模块装置，其中，所述第一可控半导体元件(S1)的所述负载路径和所述第二可控半导体元件(S2)的所述负载路径串联耦合，并且耦合在所述第一电势(DC+)和所述第二电势(DC-)之间。6.根据权利要求4或5所述的半导体模块装置，其中，所述第一可控半导体元件(S1)通过导电连接层(130)电耦合到所述第一半导体衬底(10a)的所述第一金属化层(111)；所述第一可控半导体元件(S1)通过至少一个电连接部(13)进一步电耦合到所述第二半导体衬底(10b)的所述第一金属化层(111)；所述第二半导体衬底(10b)的所述第一金属化层(111)包括至少第一区段(1111)和第二区段(1112)；所述第二可控半导体元件(S2)通过导电连接层(130)电耦合到所述第二半导体衬底(10b)的所述第一金属化层(111)的所述第一区段(1111)，并且所述第二可控半导体元件(S2)通过至少一个电连接部(13)进一步电耦合到所述第二半导体衬底(10b)的所述第一金属化层(111)的所述第二区段(1112)。7.根据权利要求3所述的半导体模块装置，其中，所述第一半导体衬底(10a)的所述第一金属化层(111)包括至少第一区段(1111)、第二区段(1112)和第三区段(1113)；
所述第二半导体衬底(10b)的所述第一金属化层(111)包括至少第一区段(1111)、第二区段(1112)和第三区段(1113)；一个第一可控半导体元件(S1)布置在所述第一区段(1111)上，并且一个第二可控半导体元件(S2)布置在所述第一半导体衬底(10a)的所述第一金属化层(111)的所述第二区段(1112)上；以及另一个第一可控半导体元件(S1)布置在所述第一区段(1111)上，并且另一个第二可控半导体元件(S2)布置在所述第二半导体衬底(10b)的所述第一金属化层(111)的所述第二区段(1112)上。8.根据权利要求7所述的半导体模块装置，其中，所述第一半导体衬底(10a)的所述第一金属化层(111)的所述第一区段(1111)通过延伸穿过所述第一半导体衬底(10a)的所述第一电介质绝缘层(11a)的过孔(115)电耦合到所述第一半导体衬底(10a)的所述第三金属化层(113)；以及所述第二半导体衬底(10b)的所述第一金属化层(111)的所述第三区段(1113)通过延伸穿过所述第二半导体衬底(10b)的所述第一电介质绝缘层(11a)的过孔(115)电耦合到所述第二半导体衬...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：