半导体装置制造方法及图纸

一种半导体装置，包括：第一堆叠件组，其具有交替且重复地堆叠在衬底上的第一层间绝缘层和第一栅极层；以及第二堆叠件组，其包括交替且重复地堆叠在第一堆叠件组上的第二层间绝缘层和第二栅极层。分离结构穿过第一堆叠件组和第二堆叠件组，并包括第一分离区域和第二分离区域。竖直结构穿过第一堆叠件组和第二堆叠件组，并包括第一竖直区域和第二竖直区域。导电线电连接到第二堆叠件组上的竖直结构。第一竖直区域的上端与衬底的上表面之间的距离大于第一分离区域的上端与衬底的上表面之间的距离。的距离。的距离。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的交叉引用
[0002]本申请要求于2019年7月30日在韩国知识产权局提交的韩国专利申请No.10-2019-0092534的优先权，该申请的公开内容以引用方式全部并入本文中。


[0003]本专利技术构思涉及半导体装置，更具体地，涉及在多个堆叠件中具有栅极层、竖直结构和分离结构的半导体装置及其形成方法。

技术介绍

[0004]对提高半导体装置的集成度以提高电子装置的价格竞争力存在很高的兴趣。已经开发了具有三维存储器单元的半导体装置，其与二维半导体装置相比提供了提高的集成度。

技术实现思路

[0005]本专利技术构思的一方面提供了改善半导体装置的集成度的半导体装置及其形成方法。
[0006]根据本专利技术构思的示例性实施例，半导体装置包括第一堆叠件组，其包括交替且重复地堆叠在衬底上的第一层间绝缘层和第一栅极层。第二堆叠件组包括交替且重复地堆叠在第一堆叠件组上的第二层间绝缘层和第二栅极层。分离结构穿过第一堆叠件组和第二堆叠件组，并在与衬底的上表面平行的第一方向上彼此间隔开。分离结构中的每一个包括第一分离区域和第二分离区域，所述第二分离区域在作为衬底的厚度方向的第二方向上设置在第一分离区域上。竖直结构穿过第一堆叠件组和第二堆叠件组，并在第一方向上设置在分离结构之间。竖直结构包括第一竖直区域和第二竖直区域，所述第二竖直区域在第二方向上设置在第一竖直区域上。导电线电连接到第二堆叠件组上的竖直结构。第一竖直区域包括与第二竖直区域相邻的第一上竖直区域和与衬底相邻的第一下竖直区域。第二竖直区域包括第二下竖直区域和第二上竖直区域，所述第二下竖直区域与第一竖直区域相邻，并且所述第二下竖直区域的宽度小于第一上竖直区域的宽度，所述第二上竖直区域与导电线相邻。第一分离区域包括与第二分离区域相邻的第一上分离区域和与衬底相邻的第一下分离区域。第二分离区域包括第二下分离区域和第二上分离区域，所述第二下分离区域与第一分离区域相邻，并且所述第二下分离区域的宽度小于第一上分离区域的宽度，所述第二上分离区域与导电线相邻。第一竖直区域的上端与衬底的上表面之间的距离大于第一分离区域的上端与衬底的上表面之间的距离。
[0007]根据本专利技术构思的示例性实施例，半导体装置包括衬底。第一栅极层堆叠在衬底的上表面上，并且在与衬底的上表面垂直的竖直方向上彼此间隔开。中间层间绝缘层设置在第一栅极层之中的设置在最上位置中的第一最上栅极层上。第二栅极层堆叠在中间层间绝缘层上，并在竖直方向上彼此间隔开。竖直结构穿过第一栅极层、中间层间绝缘层和第二
栅极层。分离结构穿过第一栅极层、中间层间绝缘层和第二栅极层。竖直结构具有第一弯曲部分，其从穿过中间层间绝缘层的部分延伸到中间层间绝缘层的上表面。分离结构具有第二弯曲部分，其从穿过中间层间绝缘层的部分延伸到中间层间绝缘层的下表面。
[0008]根据本专利技术构思的示例性实施例，半导体装置包括衬底。第一堆叠件组包括交替且重复地堆叠在衬底上的第一层间绝缘层和第一栅极层。第一堆叠件组包括第一层间绝缘层之中的设置在最上位置中的第一最上层间绝缘层。第二堆叠件组包括交替且重复地堆叠在第一堆叠件组上的第二层间绝缘层和第二栅极层。第二堆叠件组包括第二层间绝缘层之中的设置在最下位置中的第二最下层间绝缘层。竖直结构在与衬底的上表面垂直的竖直方向上穿过第一堆叠件组和第二堆叠件组。分离结构在竖直方向上穿过第一堆叠件组和第二堆叠件组。
[0009]竖直结构具有与第一最上层间绝缘层相邻的第一下弯曲部分和与第二最下层间绝缘层相邻的第一上弯曲部分。分离结构具有与第一最上层间绝缘层相邻的第二弯曲部分。第二弯曲部分被设置为低于第一下弯曲部分和第一上弯曲部分中的每一个。
[0010]根据本专利技术构思的示例性实施例，半导体装置包括衬底。第一堆叠件组包括交替且重复地堆叠在衬底上的第一层间绝缘层和第一栅极层。第一堆叠件组包括第一层间绝缘层之中的设置在最上位置中的第一最上层间绝缘层。第二堆叠件组包括交替且重复地堆叠在第一堆叠件组上的第二层间绝缘层和第二栅极层。第二堆叠件组包括第二层间绝缘层之中的设置在最下位置中的第二最下层间绝缘层。竖直结构在与衬底的上表面垂直的竖直方向上穿过第一堆叠件组和第二堆叠件组。竖直结构具有第一竖直区域和设置在第一竖直区域上的第二竖直区域。第一竖直区域和第二竖直区域具有在竖直方向上彼此对准的第一侧表面以及在竖直方向上彼此未对准的第二侧表面。分离结构在竖直方向上穿过第一堆叠件组和第二堆叠件组。竖直结构在第二侧表面上具有第一弯曲部分。第一弯曲部分与第二最下层间绝缘层相邻。分离结构具有第二弯曲部分，其与第一最上层间绝缘层相邻，并设置在比第一弯曲部分低的水平。
附图说明
[0011]通过以下结合附图的详细描述，将更加清楚地理解本专利技术构思的示例性实施例的以上和其它方面、特征和优点，在附图中：
[0012]图1是根据本专利技术构思的示例性实施例的半导体装置的俯视图。
[0013]图2A和图2B分别是根据本专利技术构思的示例性实施例的沿图1的线I-I'、线II-II'、线III-III'和线IV-IV'截取的半导体装置的截面图。
[0014]图2C至图2E分别是根据本专利技术构思的示例性实施例的图2A的部分A-1、部分A-2和部分B的放大的局部截面图。
[0015]图3和图4是示出了根据本专利技术构思的示例性实施例的半导体装置的截面图。
[0016]图5至图14是示出了根据本专利技术构思的示例性实施例的制造半导体装置的方法的截面图。
具体实施方式
[0017]在下文中，将参照附图描述本专利技术构思的示例性实施例。
[0018]将参照图1和图2A至图2E描述根据本专利技术构思的示例性实施例的半导体装置。图1是根据本专利技术构思的示例性实施例的半导体装置的俯视图。图2A是根据本专利技术构思的示例性实施例的分别沿图1的线I-I
’
和线II-II
’
截取的半导体装置的截面图。图2B是根据本专利技术构思的示例性实施例的分别沿图1的线III-III
’
和线IV-IV
’
截取的半导体装置的截面图。图2C是根据本专利技术构思的示例性实施例的图2A的部分A-1的放大图。图2D是根据本专利技术构思的示例性实施例的图2A的部分A-2的当大图。图2E是根据本专利技术构思的示例性实施例的图2A的部分B的放大图。
[0019]参照图1和图2A至图2E，根据本专利技术构思的示例性实施例的半导体装置1000可以包括衬底10、水平连接图案30、堆叠结构GS、多个竖直结构80和80
’
、多个分离结构180以及导电线240。
[0020]在示例性实施例中，半导体装置1000可以包括从衬底10上的第一区域R1和第二区域R2中选择的至少一个区域。例如，半导体装置1000可以包括第一区域R1或第二区域R2，或者包括第一区域R1和第二区域R2两者。
[0021]在示例性实施例中，第一区域R1可以是其中堆叠结构GS的上部分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：第一堆叠件组，其包括交替且重复地堆叠在衬底上的第一层间绝缘层和第一栅极层；第二堆叠件组，其包括交替且重复地堆叠在所述第一堆叠件组上的第二层间绝缘层和第二栅极层；分离结构，其穿过所述第一堆叠件组和所述第二堆叠件组，并在与所述衬底的上表面平行的第一方向上彼此间隔开，所述分离结构中的每一个包括第一分离区域和第二分离区域，所述第二分离区域在作为所述衬底的厚度方向的第二方向上设置在所述第一分离区域上；竖直结构，其穿过所述第一堆叠件组和所述第二堆叠件组，并在所述第一方向上设置在所述分离结构之间，所述竖直结构包括第一竖直区域和在所述第二方向上设置在所述第一竖直区域上的第二竖直区域；以及导电线，其电连接到所述第二堆叠件组上的竖直结构，其中，所述第一竖直区域包括与所述第二竖直区域相邻的第一上竖直区域和与所述衬底相邻的第一下竖直区域，其中，所述第二竖直区域包括第二下竖直区域和第二上竖直区域，所述第二下竖直区域与所述第一竖直区域相邻，并且所述第二下竖直区域的宽度小于所述第一上竖直区域的宽度，所述第二上竖直区域与所述导电线相邻，其中，所述第一分离区域包括与所述第二分离区域相邻的第一上分离区域和与所述衬底相邻的第一下分离区域，其中，所述第二分离区域包括第二下分离区域和第二上分离区域，所述第二下分离区域与所述第一分离区域相邻，并且所述第二下分离区域的宽度小于所述第一上分离区域的宽度，所述第二上分离区域与所述导电线相邻，并且其中，所述第一竖直区域的上端与所述衬底的上表面之间的距离大于所述第一分离区域的上端与所述衬底的上表面之间的距离。2.根据权利要求1所述的半导体装置，其中：所述竖直结构包括第一弯曲部分，所述第一弯曲部分通过所述第一上竖直区域的宽度和所述第二下竖直区域的宽度之差形成；并且所述分离结构中的每一个包括第二弯曲部分，所述第二弯曲部分通过所述第一上分离区域的宽度和所述第二下分离区域的宽度之差形成。3.根据权利要求1所述的半导体装置，其中：所述第一下竖直区域的宽度小于所述第一上竖直区域的宽度；并且所述第二下竖直区域的宽度小于所述第二上竖直区域的宽度。4.根据权利要求1所述的半导体装置，其中：所述第一下分离区域的宽度小于所述第一上分离区域的宽度，并且所述第二下分离区域的宽度小于所述第二上分离区域的宽度。5.根据权利要求1所述的半导体装置，其中，所述第一分离区域和所述第二分离区域中的每一个以及所述第一竖直区域和所述第二竖直区域中的每一个包括朝向所述衬底变窄的倾斜的侧表面。6.根据权利要求1所述的半导体装置，还包括：
上层间绝缘层，其设置在所述第二堆叠件组上，其中，所述分离结构在所述第二方向上延伸穿过所述第二堆叠件组和所述上层间绝缘层，并且所述第二分离区域在所述第二方向上的长度大于所述第二竖直区域在所述第二方向上的长度。7.根据权利要求1所述的半导体装置，其中：所述第一堆叠件组包括所述第一栅极层之中的设置在最上位置中的第一最上栅极层，并且所述第二堆叠件组包括所述第二栅极层之中的设置在最下位置中的第二最下栅极层，其中，所述第一下竖直区域的上端与所述第一最上栅极层间隔开第一距离，并且所述第一下分离区域的上端与所述第一最上栅极层间隔开小于所述第一距离的第二距离。8.根据权利要求1所述的半导体装置，其中：所述竖直结构包括：间隙填充绝缘图案；竖直沟道图案，其覆盖所述间隙填充绝缘图案的侧表面和底表面；隧穿绝缘膜，其覆盖所述竖直沟道图案的侧表面和底表面；电荷存储膜，其覆盖所述隧穿绝缘膜的侧表面和底表面；以及阻挡绝缘膜，其覆盖所述电荷存储膜的侧表面和底表面，其中，所述阻挡绝缘膜、所述电荷存储膜、所述隧穿绝缘膜、所述竖直沟道图案和所述间隙填充绝缘图案从所述竖直结构的侧表面按顺序向内布置。9.根据权利要求8所述的半导体装置，还包括：接触插塞，其位于所述竖直结构上，其中，所述竖直结构...

【专利技术属性】
技术研发人员：李海旻，金钟源，姜信焕，金森宏治，韩智勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：