半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括第一区域和第二区域，第一区域和第二区域用于形成相同导电类型的晶体管，形成于第一区域的晶体管阈值电压高于形成于第二区域的晶体管阈值电压；在基底上形成栅极结构和层间介质层，栅极结构包括功函数层和位于功函数层上的栅极层；对第一区域的功函数层掺杂离子，用于提高形成于第一区域的晶体管的阈值电压。本发明专利技术实施例通过在第一区域的功函数层中掺杂离子来提高第一区域的晶体管的阈值电压；且因为第一区域和第二区域的功函数层相同，进而第一区域和第二区域的栅极结构中不易存在空洞，优化了半导体结构的电学性能。能。能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]众所周知，增加装置密度，并具有较高的速度性能与较低的功率消耗是改善集成电路制造装置与方法的主要驱动力。举例来说，互补金氧半导体(CMOS)的设计考量即在同时符合低功率与高速度的需求。例如，若是将供应电压(VDD)减小到低功率消耗，并将阈值电压(VT)固定时，即会造成驱动电流(Idrive)减少，并连带降低装置的速度性能。另一方面，若是将阈值电压(VT)降低以增加驱动电流(Idrive)的话，又会造成待机电流(IOFF)上升的情形。个别场效应晶体管闸是与一延迟时间周期相结合以在半导体元件电路中进行讯号传播。延迟时间周期是依次与驱动电流(Idrive)成反比关系。因此，增加驱动电流便会增加互补金氧半导体元件的性能速度或是灵敏值(figure of merit，FOM)。
[0003]为克服CMOS设计中驱动电流与待机电流间相抵触矛盾的问题，便有研究利用到具有不同阈值电压的双晶体管，又可称做双VT或双闸技术。举例来说，当有二晶体管被使用时，其中之一即被用作高阈值电压(high voltage threshold，HVT)晶体管，而另一则用作低阈值电压(low voltage threshold，LVT)晶体管。LVT晶体管是用在电路中的速度临界部，藉以增加驱动电流(Idrive)，从而增加元件的速度性能，而HVT晶体管则用在电路中的非速度临界部。通过仅在电路的速度临界部中使用LVT晶体管，以使全部的IOFF或是待机电流仅被少许的增加。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域用于形成相同导电类型的晶体管，形成于所述第一区域的晶体管阈值电压高于形成于所述第二区域的晶体管阈值电压；在所述基底上形成栅极结构和层间介质层，所述层间介质层覆盖所述栅极结构的侧壁且露出所述栅极结构的顶壁，所述栅极结构包括功函数层和位于所述功函数层上的栅极层；对所述第一区域的所述功函数层掺杂离子，用于提高形成于所述第一区域的晶体管的阈值电压。
[0006]相应的，本专利技术实施例还提供一种半导体结构，包括：基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域的晶体管的导电类型相同，所述第一区域的晶体管的阈值电压高于所述第二区域的晶体管的阈值电压；栅极结构，位于所述基底上，所述栅极结构包括功函数层和位于所述功函数层上的栅极层；层间介质层，覆盖所述栅极结构的侧壁且露出所述栅极结构的顶壁；掺杂离子，位于所述第一区域的所述功函数层中，用于提高所述第一区域的晶体管的阈值电压。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例所述第一区域和第二区域用于形成相同导电类型的晶体管，形成于所述第一区域的晶体管阈值电压高于形成于所述第二区域的晶体管阈值电压。与通过在第一区域和第二区域形成厚度不同的功函数层，使得第一区域晶体管阈值电压高于第二区域的晶体管阈值电压的情况相比，本专利技术实施例在所述第一区域和第二区域形成功函数层后，通过在第一区域的功函数层中掺杂离子来提高第一区域的晶体管的阈值电压，因此，在形成栅极结构的过程中，可以在所述第一区域和第二区域形成相同的功函数层，所述相同的功函数层是指功函数层的材料和厚度相同，这使得形成在第一区域和第二区域中的栅极层中不易出现空洞，从而形成在第一区域和第二区域中的栅极层的均一性较好，进而所述第一区域和第二区域的栅极结构中不易存在空洞。综上，本专利技术实施例在提高所述第一区域的晶体管阈值电压的同时，改善所述栅极结构中的空洞缺陷，优化了半导体结构的电学性能。
附图说明
[0009]图1和图2是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0010]图3至图11是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；
[0011]图12是本专利技术半导体结构的形成方法一实施例的结构示意图。
具体实施方式
[0012]目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
[0013]图1和图2，是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0014]如图1所示，提供基底，所述基底包括衬底1和位于所述衬底1上的鳍部2，所述基底包括第一区域I和第二区域II，所述第一区域I和第二区域II用于形成相同导电类型的晶体管，所述第一区域I的晶体管阈值电压高于所述第二区域II的晶体管阈值电压；形成横跨所述鳍部2的伪栅结构(图中未示出)以及覆盖所述伪栅结构侧壁的层间介质层，且所述层间介质层露出所述伪栅结构的顶部；去除所述伪栅结构，形成栅极开口3；在所述栅极开口3中保形覆盖栅介质层4；在所述第一区域I的所述栅介质层4上形成第一功函数层6，在所述第二区域II的所述栅介质层4上形成第二功函数层5。
[0015]如图2所示，形成所述第一功函数层6和第二功函数层5后，在所述栅极开口3中形成栅极层7。
[0016]所述第一功函数层6的厚度大于所述第二功函数层5的厚度，使得所述第一区域I中晶体管的阈值电压高于所述第二区域II中晶体管的阈值电压，因此形成所述第一功函数层6和所述第二功函数层5后，所述第一区域I中剩余栅极开口3的深宽比大于所述第二区域II中剩余栅极开口3的深宽比，从而导致所述第一区域I中的栅极层7易存在空洞，进而导致半导体结构的电性性能不佳。
[0017]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域用于形成相同导电
类型的晶体管，形成于所述第一区域的晶体管阈值电压高于形成于所述第二区域的晶体管阈值电压；在所述基底上形成栅极结构和层间介质层，所述层间介质层覆盖所述栅极结构的侧壁且露出所述栅极结构的顶壁，所述栅极结构包括功函数层和位于所述功函数层上的栅极层；对所述第一区域的所述功函数层掺杂离子，用于提高形成于所述第一区域的晶体管的阈值电压。
[0018]本专利技术实施例所述第一区域和第二区域用于形成相同导电类型的晶体管，形成于所述第一区域的晶体管阈值电压高于形成于所述第二区域的晶体管阈值电压。与通过在第一区域和第二区域形成厚度不同的功函数层来使得第一区域晶体管阈值电压高于第二区域的晶体管阈值电压的情况相比，本专利技术实施例在所述第一区域和第二区域形成功函数层后，通过在第一区域的功函数层中掺杂离子来提高第一区域的晶体管的阈值电压，因此，在形成栅极结构的过程中，可以在所述第一区域和第二区域形成相同的功函数层，所述相同的功函数层是指功函数层的材料和厚度相同，这使得所述第一区域和第二区域的栅极结构的均一性较好，进而使所述第一区域和第二区域的栅极结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域用于形成相同导电类型的晶体管，形成于所述第一区域的晶体管阈值电压高于形成于所述第二区域的晶体管阈值电压；在所述基底上形成栅极结构和层间介质层，所述层间介质层覆盖所述栅极结构的侧壁且露出所述栅极结构的顶壁，所述栅极结构包括功函数层和位于所述功函数层上的栅极层；对所述第一区域的所述功函数层掺杂离子，用于提高形成于所述第一区域的晶体管的阈值电压。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极结构的步骤还包括：形成所述功函数层前，在所述基底上形成栅介质层；对所述第一区域的所述功函数层掺杂离子的过程中，所述掺杂离子还掺杂进所述栅介质层中。3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述半导体结构用于形成NMOS，对所述第一区域的所述功函数层掺杂离子的步骤中，掺杂的离子包括氟离子和氮离子中的一种或两种；或者，所述半导体结构用于形成PMOS，对所述第一区域的所述功函数层掺杂离子的步骤中，掺杂的离子包括氢离子。4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在形成所述栅极结构后，通过退火工艺掺杂离子。5.如权利要求4所述的半导体结构的形成方法，其特征在于，当所述半导体结构用于形成NMOS时，所述退火工艺的参数包括：反应气体包括氟气、氮气和氨气中的一种或多种，反应气体的流量为20ccm至200sccm，工艺温度为700摄氏度至1000摄氏度，腔室压强为1倍至20倍的标准大气压；当所述半导体结构用于形成PMOS时，所述退火工艺的参数包括：反应气体包括氢气和氢的同位素气体中的一种或多种，反应气体的流量为20ccm至200sccm，工艺温度为700摄氏度至1000摄氏度，腔室压强为1倍至20倍的标准大气压。6.如权利要求1或2所述的半导体结构的形成方法，其特征在于，对所述第一区域的所述功函数层掺杂离子前，还包括：在所述第二区域的所述栅极结构上形成盖帽层。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述盖帽层的材料包括氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。8.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述盖帽层的步骤包括：刻蚀所述第二区域的部分厚度的所述栅极结构，形成由所述层间介质层和剩余的所述栅极结构围成的栅极凹槽；在所述栅极凹槽和层间介质层上形成盖帽材料层；去除高于所述层间介质层顶面的盖帽材料层，位于所述栅极凹...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：