一种晶圆系统级三维扇出型封装结构及其制作方法技术方案

本发明专利技术提供一种晶圆系统级三维扇出型封装结构及其制作方法，该方法包括以下步骤：形成重新布线层，其包括相对设置的第一面与第二面；形成导电连接柱于重新布线层的第二面；将贴片元件接合于重新布线层的第二面；形成塑封层于重新布线层的第二面；减薄塑封层；形成多个焊料凸点于塑封层背离重新布线层的一侧；切割重新布线层及塑封层，得到多个第一封装体；将第二封装体接合于第一封装体的重新布线层的第一面。本发明专利技术采用晶圆级封装在重新布线层的一面将贴片元件塑封，并切割得到多个第一封装体，再将第二封装体接合于重新布线层的另一面，得到双面塑封系统级封装结构，能够增加扇出型封装结构的功能整合性，提升单一芯片功能及效率，并优化体积。并优化体积。并优化体积。

【技术实现步骤摘要】
一种晶圆系统级三维扇出型封装结构及其制作方法


[0001]本专利技术属于半导体封装领域，涉及一种晶圆系统级三维扇出型封装结构及其制作方法。

技术介绍

[0002]随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，该类芯片通常具有数量巨大的pad引脚(几百甚至上千个)、超精细的管脚大小和间距(几个微米甚至更小)。另一方面，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
[0003]目前针对此类高密度芯片的多芯片集成封装，业界通常都是采用硅穿孔(TSV)、硅转接板(Si interposer)等方式进行，从而把芯片的超精细引脚进行引出和有效互联从而形成一个功能模块或者系统，但该技术的成本比较高，从而大大局限了它的应用范围。
[0004]随着人们对更高功能、更好的性能和更高的能源效率、更低的制造成本和更小的尺寸的不断需求，扇出晶圆级封装(FOWLP)技术已经成为满足电子设备对移动和网络应用需求的最有前途的技术之一。扇出型封装技术采用重构晶圆和重新布线RDL的方式为实现多芯片的集成封装提供了很好的平台，但是现有的扇出型封装技术中由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。
[0005]为适应微电子封装技术的多功能、小型化、便携式、高速度、低功耗和高可靠性发展趋势，系统级封装SIP(System In Package)技术作为新兴异质集成技术，成为越来越多芯片的封装形式，系统级封装是将多种功能芯片和元器件集成在一个封装内，从而实现一个完整的功能。系统级封装是一种新型封装技术，具有开发周期短，功能更多，功耗更低，性能更优良、成本价格更低，体积更小，质量轻等优点。
[0006]然而，随着对封装组件及功能越来越高的需求，现有的系统级封装会占用越来越大的面积及厚度，不利于集成度的提高。

技术实现思路

[0007]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种晶圆系统级三维扇出型封装结构及其制作方法，用于解决现有技术中系统级封装体积难以缩小的问题。
[0008]为实现上述目的及其他相关目的，本专利技术提供一种晶圆系统级三维扇出型封装结构的制作方法，包括以下步骤：
[0009]形成重新布线层，所述重新布线层包括相对设置的第一面与第二面，且所述重新布线层包括在垂直方向上堆叠的至少一层介质层及至少一层金属布线层；
[0010]形成导电连接柱于所述重新布线层的第二面，所述导电连接柱与所述重新布线层电性相连；
[0011]提供贴片元件，将所述贴片元件接合于所述重新布线层的第二面上，所述贴片元件与所述重新布线层电性相连；
[0012]形成塑封层于所述重新布线层的第二面上，所述塑封层覆盖所述导电连接柱及所述贴片元件；
[0013]减薄所述塑封层以显露所述导电连接柱；
[0014]形成多个焊料凸点于所述塑封层背离所述重新布线层的一侧，至少一所述焊料凸点与所述导电连接柱电性相连；
[0015]切割所述重新布线层及所述塑封层，得到多个第一封装体；
[0016]提供第二封装体，将所述第二封装体接合于所述第一封装体的所述重新布线层的第一面，所述第二封装体与所述重新布线层电性相连。
[0017]可选地，还包括以下步骤：提供一载体，形成释放层于所述载体上，其中，所述重新布线层形成于释放层上，所述重新布线层的第一面与所述释放层连接。
[0018]可选地，在切割之前，先去除所述载体及所述释放层以暴露出所述重新布线层的第一面。
[0019]可选地，还包括以下步骤：形成通孔，所述通孔自所述重新布线层的第一面开口，并往所述重新布线层的第二面方向延伸，以显露所述金属布线层。
[0020]可选地，采用激光打孔法形成所述通孔。
[0021]可选地，所述第二封装体的一面设有导电凸块，所述导电凸块伸入所述通孔中以与所述金属布线层电性相连。
[0022]可选地，还包括形成绝缘层于所述塑封层背离所述重新布线层的一面，并形成凸点下金属层于所述绝缘层表面的步骤，所述焊料凸点形成于所述凸点下金属层背离所述塑封层的一面。
[0023]可选地，所述贴片元件包括被动元件。
[0024]本专利技术还提供一种晶圆系统级三维扇出型封装结构，包括：
[0025]重新布线层，包括相对设置的第一面与第二面，所述重新布线层包括在垂直方向上堆叠的至少一层介质层及至少一层金属布线层；
[0026]贴片元件，接合于所述重新布线层的第二面，并与所述重新布线层电性相连；
[0027]塑封层，位于所述重新布线层的第二面，并覆盖所述贴片元件；
[0028]导电连接柱，在垂直方向上贯穿所述塑封层，并与所述重新布线层电性相连；
[0029]多个焊料凸点，分布于所述塑封层背离所述重新布线层的一侧，至少一所述焊料凸点与所述导电连接柱电性相连；
[0030]封装体，接合于所述重新布线层的第一面，所述封装体与所述重新布线层电性相连。
[0031]可选地，所述重新布线层中设有通孔，所述通孔自所述重新布线层的第一面开口，并往所述重新布线层的第二面方向延伸，以显露所述金属布线层，所述封装体的一面设有导电凸块，所述导电凸块伸入所述通孔中以与所述金属布线层电性相连。
[0032]可选地，还包括绝缘层及凸点下金属层，所述绝缘层位于所述塑封层背离所述重新布线层的一面，所述凸点下金属层位于所述焊料凸点面向所述塑封层的一面，并与所述绝缘层接触。
[0033]可选地，所述贴片元件包括被动元件。
[0034]如上所述，本专利技术的晶圆系统级三维扇出型封装结构及其制作方法先采用晶圆级封装在重新布线层的一面将贴片元件塑封，并切割得到多个第一封装体，再将第二封装体接合于重新布线层的另一面，得到双面塑封系统级封装结构。本专利技术能够增加扇出型封装结构的功能整合性，提升单一芯片功能及效率，并优化体积。
附图说明
[0035]图1显示为本专利技术的晶圆系统级三维扇出型封装结构的制作方法的工艺流程图。
[0036]图2显示为本专利技术的晶圆系统级三维扇出型封装结构的制作方法提供一载体的示意图。
[0037]图3显示为本专利技术的晶圆系统级三维扇出型封装结构的制作方法形成释放层于所述载体上的示意图。
[0038]图4显示为本专利技术的晶圆系统级三维扇出型封装结构的制作方法形成重新布线层于所述释放层上的示意图。
[0039]图5显示为本专利技术的晶圆系统级三维扇出型封装结构的制作方法形成导电连接柱于所述重新布线层的第二面的示意图。
[0040]图6显示为本专利技术的晶圆系统级三维扇出型封装结构的制作方法提供贴片元件，将所述贴片元件接合于所述重新布线层的第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆系统级三维扇出型封装结构的制作方法，其特征在于，包括以下步骤：形成重新布线层，所述重新布线层包括相对设置的第一面与第二面，且所述重新布线层包括在垂直方向上堆叠的至少一层介质层及至少一层金属布线层；形成导电连接柱于所述重新布线层的第二面，所述导电连接柱与所述重新布线层电性相连；提供贴片元件，将所述贴片元件接合于所述重新布线层的第二面上，所述贴片元件与所述重新布线层电性相连；形成塑封层于所述重新布线层的第二面上，所述塑封层覆盖所述导电连接柱及所述贴片元件；减薄所述塑封层以显露所述导电连接柱；形成多个焊料凸点于所述塑封层背离所述重新布线层的一侧，至少一所述焊料凸点与所述导电连接柱电性相连；切割所述重新布线层及所述塑封层，得到多个第一封装体；提供第二封装体，将所述第二封装体接合于所述第一封装体的所述重新布线层的第一面，所述第二封装体与所述重新布线层电性相连。2.根据权利要求1所述的晶圆系统级三维扇出型封装结构的制作方法，其特征在于，还包括以下步骤：提供一载体，形成释放层于所述载体上，其中，所述重新布线层形成于释放层上，所述重新布线层的第一面与所述释放层连接。3.根据权利要求2所述的晶圆系统级三维扇出型封装结构的制作方法，其特征在于，在切割之前，先去除所述载体及所述释放层以暴露出所述重新布线层的第一面。4.根据权利要求1所述的晶圆系统级三维扇出型封装结构的制作方法，其特征在于，还包括以下步骤：形成通孔，所述通孔自所述重新布线层的第一面开口，并往所述重新布线层的第二面方向延伸，以显露所述金属布线层。5.根据权利要求4所述的晶圆系统级三维扇出型封装结构的制作方法，其特征在于：采用激光打孔法形成所述通孔。6.根据权利要求4所述的晶圆系统级三维扇出型封装结构的制作方法，其特征在于：所述第二封装体的一面设有导电凸块，...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：