去除沟槽内非晶硅层的方法技术

本发明专利技术公开了一种去除沟槽内非晶硅层的方法，包括步骤：步骤一、提供形成有位于沟槽内的非晶硅层的半导体衬底。步骤二、去除沟槽内的非晶硅层的主体部分，在沟槽的角落内剩余有非晶硅残留。步骤三、采用雾化气体对刻蚀溶液进行雾化形成加速的雾化颗粒并实现对非晶硅残留的去除。本发明专利技术能很好的清除沟槽底部角落处的非晶硅残留，特别适合于应用于低工艺节点如16nm以下工艺节点的DPR工艺中。如16nm以下工艺节点的DPR工艺中。如16nm以下工艺节点的DPR工艺中。

【技术实现步骤摘要】
去除沟槽内非晶硅层的方法


[0001]本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种去除沟槽内非晶硅层的方法。

技术介绍

[0002]在半导体集成电路制造中，随着工艺节点的不断缩小，栅极结构需要采用高介电常数金属栅(HKMG)，HKMG中栅介质层包括高介电常数材料(HK)，栅介质层上叠加金属栅(MG)。通常金属栅不能耐高温，现有技术中通常采用后栅极(gate last)工艺形成金属栅。
[0003]在后栅极工艺中，需要先在金属栅的形成区域中形成非晶硅层，这一层非晶硅层通常称为伪非晶硅栅(dummy poly gate)。利用伪非晶硅栅作为自对准条件形成侧墙、源区和漏区。最后，伪非晶硅栅需要被去除，之后再在伪非晶硅栅的去除区域形成金属栅。
[0004]伪非晶硅栅去除时，通常在伪非晶硅栅之间的区域中形成第一层层间膜，第一层层间膜的顶部表面会和伪非晶硅栅的顶部表面相平；通常，在形成第一层层间膜之前还包括形成接触刻蚀停止层你(CESL)的步骤，在去除伪非晶硅栅之前，也需要将伪非晶硅栅顶部的接触刻蚀停止层去除并使位于侧墙侧面的接触刻蚀停止层的顶部表面和伪非晶硅栅的顶部表面相平。
[0005]虽然，侧墙、接触刻蚀停止层和第一层层间膜是在伪非晶硅栅之后形成，但是在去除伪非晶硅栅时，伪非晶硅栅相当于位于沟槽中，这样需要对沟槽中的伪非晶硅栅进行去除，在后栅工艺中，去除伪非晶硅栅的工艺也简称为DPR(dummy poly remove)。现有技术中，通常采用干法刻蚀加湿法刻蚀工艺去除伪非晶硅栅，这些工艺在28nm工艺节点时不会出现大问题。
[0006]但是随着半导体制造工艺不断进步，工艺节点不断缩小，在工艺节点缩小到16nm以下如14nm时，现有的伪非晶硅栅的去除工艺会出现问题，这是为随着工艺节点的缩小，伪非晶硅栅对应的沟槽宽度也会缩小如缩小到16nm以下，这时湿法刻蚀工艺并不能容易达到沟槽的底部角落，这是因为湿法刻蚀液的颗粒较大，无法通过长时间的浸润的方式将湿法刻蚀液颗粒送入到沟槽的底部角落实现和底部角落的非晶硅接触。
[0007]另外，伪非晶硅栅在后栅工艺中是用于在金属栅形成之前替代金属栅来实现源漏区的自对准注入，在源漏区的形成过程中，除了重掺杂的源漏注入外，还会在侧墙形成之前进行轻掺杂漏(LDD)注入和晕环(halo)注入，晕环注入通常为带有角度的倾斜注入，倾斜注入会将离子注入到伪非晶硅栅的底部角落，这样注入的离子容易使非晶硅栅的底部角落处的晶格结构发生变化。而湿法刻蚀中，湿法刻蚀液对不同晶相的非晶硅的刻蚀速率不同，有些晶向的非晶硅的刻蚀速率接近于零。这样，倾斜离子注入不可避免会使伪非晶硅栅的底部角落处的晶向会包括无法实现刻蚀的晶向，这样最后也会使沟槽的底部角落的非晶硅容易产生残留。
[0008]也即现有方法中，采用28nm工艺节点中通过长时间浸润的方法无法将湿法刻蚀液的颗粒传输到16nn以下工艺节点对应的沟槽的底部角落；同时，倾斜离子注入会使伪非晶
硅栅的底部角落处的非晶硅会包括很难反应即刻蚀速率很慢的部分，这两个因素使得现有DPR工艺方法在16nm以下中容易在沟槽的底部角落形成非晶硅残留。这会使后续金属栅填洞不完整，甚至造成金属栅中产生孔洞从而会使晶体管组件效能以及可靠性都降低。
[0009]现结合附图说明现有DPR工艺方法：
[0010]如图1A所示，是现有DPR工艺中伪非晶硅栅刻蚀前的器件结构示意图；在半导体衬底如硅衬底101上形成有栅介质层102和伪非晶硅栅103，在伪非晶硅栅103的侧面形成有侧墙104。经过化学机械研磨工艺平坦化后，接触刻蚀停止层105和第一层层间膜106会将伪非晶硅栅103的顶部表面暴露。
[0011]在去除伪非晶硅栅103时，通常会先采用干法刻蚀工艺如等离子干法刻蚀工艺将伪非晶硅栅103的部分厚度去除，之后进行湿法刻蚀；也能直接进行湿法刻蚀。
[0012]如图1B所示，是现有DPR工艺中湿法刻蚀时湿法刻蚀液的供给示意图；在半导体集成电路制造中，半导体衬底101呈晶圆(wafer)结构，湿法刻蚀液通过供给装置如一个碰嘴201将湿法刻蚀液202喷洒在晶圆即半导体衬底101的表面上。湿法刻蚀液202最后会对晶圆101的表面产生浸润，并最后实现对形成于晶圆101上的伪非晶硅栅103去除。在28nm工艺节点时，通过长时间的浸润，能够将伪非晶硅栅103全部去除。如图1C所示，是现有DPR工艺湿法刻蚀完成后产生了非晶硅残留的器件结构示意图，但是，随着工艺节点进一步缩小，湿法刻蚀后容易在沟槽的角落产生非晶硅残留103a。
[0013]形成非晶硅残留103a的第一个原因是，沟槽角落处，图1B所示的湿法刻蚀液202不太容易达到。
[0014]第二个原因是，通常，在沟槽角落处，伪非晶硅栅103的晶格结构会受到倾斜注入的影响产生不利于湿法刻蚀的晶格结构，也即会使角落处的非晶硅刻蚀速率变慢。如图2A所示，是现有后栅极工艺中形成伪非晶硅栅后的器件结构示意图；形成伪多晶硅栅103之后，在形成侧墙104之前往往还会进行LDD注入和晕环注入；如图2B所示，是现有后栅极工艺中以伪非晶硅栅进行晕环注入时的器件结构示意图；晕环注入往往带有倾角，如图2B中标记202对应的箭头线所示。受到离子注入的区域用标记103b标出，区域103b中的非晶硅的湿法刻蚀速率会变慢，这是因为区域103b不可避免的会形成刻蚀速率很慢的晶格结构。如图2C所示，是非晶硅的晶向和湿法刻蚀速率的关系曲线；晶向(111)即Si(111)的晶格结构的湿法刻蚀速率很慢。

技术实现思路

[0015]本专利技术所要解决的技术问题是提供一种去除沟槽内非晶硅层的方法，能很好的清除沟槽底部角落处的非晶硅残留，特别适合于应用于低工艺节点如16nm以下工艺节点的DPR工艺中。
[0016]为解决上述技术问题，本专利技术提供的去除沟槽内非晶硅层的方法，包括如下步骤：
[0017]步骤一、提供形成有位于沟槽内的非晶硅层的半导体衬底。
[0018]步骤二、去除所述沟槽内的所述非晶硅层的主体部分，在所述沟槽的角落内剩余有非晶硅残留。
[0019]步骤三、采用雾化气体对刻蚀溶液进行雾化形成加速的雾化颗粒，所述雾化颗粒小于所述沟槽的宽度使所述雾化颗粒能达到所述沟槽的角落并和所述非晶硅残留接触实
现将所述非晶硅残留的去除，加速后的所述雾化颗粒提高所述非晶硅残留的去除速率。
[0020]进一步的改进是，所述半导体衬底包括硅衬底。
[0021]进一步的改进是，所述非晶硅层为伪非晶硅栅，所述沟槽为半导体器件的栅极形成区域的沟槽。
[0022]进一步的改进是，栅介质层形成在所述伪非晶硅栅的底部表面和所述半导体衬底的顶部表面之间。
[0023]进一步的改进是，所述栅介质层的材料包括高介电常数材料。
[0024]进一步的改进是，所述高介电常数材料包括二氧化铪。
[0025]进一步的改进是，在步骤三完成后，还包括在所述伪非晶硅栅去除后的所述沟槽本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种去除沟槽内非晶硅层的方法，其特征在于，包括如下步骤：步骤一、提供形成有位于沟槽内的非晶硅层的半导体衬底；步骤二、去除所述沟槽内的所述非晶硅层的主体部分，在所述沟槽的角落内剩余有非晶硅残留；步骤三、采用雾化气体对刻蚀溶液进行雾化形成加速的雾化颗粒，所述雾化颗粒小于所述沟槽的宽度使所述雾化颗粒能达到所述沟槽的角落并和所述非晶硅残留接触实现将所述非晶硅残留的去除，加速后的所述雾化颗粒提高所述非晶硅残留的去除速率。2.如权利要求1所述的去除沟槽内非晶硅层的方法，其特征在于：所述半导体衬底包括硅衬底。3.如权利要求2所述的去除沟槽内非晶硅层的方法，其特征在于：所述非晶硅层为伪非晶硅栅，所述沟槽为半导体器件的栅极形成区域的沟槽。4.如权利要求3所述的去除沟槽内非晶硅层的方法，其特征在于：栅介质层形成在所述伪非晶硅栅的底部表面和所述半导体衬底的顶部表面之间。5.如权利要求4所述的去除沟槽内非晶硅层的方法，其特征在于：所述栅介质层的材料包括高介电常数材料。6.如权利要求5所述的去除沟槽内非晶硅层的方法，其特征在于：所述高介电常数材料包括二氧化铪。7.如权利要求4所述的去除沟槽内非晶硅层的方法，其特征在于：在步骤三完成后，还包括在所述伪非晶硅栅去除后的...

【专利技术属性】
技术研发人员：吕佳韦，谢玟茜，刘立尧，胡展源，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：