时钟选择方法、装置、设备及计算机可读存储介质制造方法及图纸

本申请提供了一种时钟选择方法，该方法包括：当需要在主板提供的第一时钟和网卡本地的第二时钟之间，为网卡的PCIE设备选择时钟时，网卡的数据选择器，在接收到主板发送的时钟选择信号后，根据该时钟选择信号，控制数据选择器的时钟选择引脚的引脚状态，以便根据该引脚状态选择第一时钟或第二时钟，并将选择的时钟作为PCIE设备使用的时钟信号。本申请可以使网卡的应用更方便，不再受限于主板的时钟供应，使网卡能匹配多块主板，即，通过控制数据选择器的时钟选择引脚的引脚状态，选择主板提供的时钟或网卡的本地时钟，能够使选择的时钟兼容不同的主板和网卡。不同的主板和网卡。不同的主板和网卡。

【技术实现步骤摘要】
时钟选择方法、装置、设备及计算机可读存储介质


[0001]本申请涉及通信
，特别涉及一种时钟选择方法、装置、设备及计算机可读存储介质。

技术介绍

[0002]PCIE，即PCI-Express(Peripheral Component Interconnect Express)，是一种高速串行计算机扩展总线标准。PCI-Express是继ISA(Industry Standard Architecture，工业标准体系结构)和PCI(Peripheral Component Interconnect，外设部件互连标准)总线之后的第三代I/O总线，即3GIO。由英特尔Intel在2001年的IDF(IntelDeveloperForum，英特尔信息技术峰会)上提出，由PCI-SIG认证发布后才改名为“PCI-Express”。它的主要优势就是数据传输速率高，另外还有抗干扰能力强、传输距离远、功耗低等优点，PCI-Express最新的接口是PCIe 3.0接口，其比特率为8Gbps，包含发射器和接收器均衡、PLL(Phase Locked Loop，锁相回路或锁相环)改善以及时钟数据恢复等一系列重要的新功能，用以改善数据传输和数据保护性能。
[0003]针对Intel的CPU PCIE时钟来说，主板上的CPU会有对应的时钟输出，CPU外接的PCIE设备(即网卡上的PCIE设备)使用的时钟，一般是CPU直接输出的同步时钟，而有的网卡有自己的独立时钟，该独立时钟相对于CPU而言属于异步时钟。故而，如何在同步时钟和异步时钟之间为PCIE设备选择时钟，以兼容不同的主板和网卡，是目前亟待解决的技术问题。

技术实现思路

[0004]有鉴于此，本申请提供了一种时钟选择方法、装置、设备及计算机可读存储介质，能够使选择的时钟兼容不同的主板和网卡。
[0005]具体地，本申请是通过如下技术方案实现的：
[0006]一种时钟选择方法，所述方法应用于一种时钟选择系统，所述时钟选择系统包括主板和网卡，所述网卡包括数据选择器和PCIE设备，所述方法的执行主体为所述数据选择器；所述方法包括：
[0007]接收所述主板发送的时钟选择信号；
[0008]根据所述时钟选择信号，控制所述数据选择器的时钟选择引脚的引脚状态；
[0009]根据所述引脚状态选择第一时钟或第二时钟，作为所述PCIE设备使用的时钟信号，所述第一时钟为所述主板上的CPU提供的时钟，所述第二时钟为所述网卡的本地时钟。
[0010]一种时钟选择装置，所述装置应用于一种时钟选择系统，所述时钟选择系统包括主板和网卡，所述网卡包括数据选择器和PCIE设备，所述装置属于所述数据选择器；所述装置包括：
[0011]信号接收单元，用于接收所述主板发送的时钟选择信号；
[0012]引脚控制单元，用于根据所述时钟选择信号，控制所述数据选择器的时钟选择引脚的引脚状态；
[0013]时钟选择单元，用于根据所述引脚状态选择第一时钟或第二时钟，作为所述PCIE设备使用的时钟信号，所述第一时钟为所述主板上的CPU提供的时钟，所述第二时钟为所述网卡的本地时钟。
[0014]一种电子设备，包括：处理器、存储器；
[0015]所述存储器，用于存储计算机程序；
[0016]所述处理器，用于通过调用所述计算机程序，执行上述信息处理方法。
[0017]一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述信息处理方法。
[0018]在以上本申请提供的技术方案中，其应用于一种时钟选择系统，该时钟选择系统包括主板和网卡，网卡包括数据选择器和PCIE设备，并且，将主板上的CPU提供的时钟定义为第一时钟，将网卡的本地时钟定义为第二时钟；基于此，当需要在第一时钟和第二时钟之间为PCIE设备选择时钟时，数据选择器在接收到主板发送的时钟选择信号后，根据该时钟选择信号，控制数据选择器的时钟选择引脚的引脚状态，以便根据该引脚状态选择第一时钟或第二时钟，并将选择的时钟作为PCIE设备使用的时钟信号。通过本申请的技术方案，可以使网卡的应用更方便，不再受限于主板的时钟供应，使网卡能匹配多块主板，比如已经完成的主板、没有提供时钟的主板等，即，通过控制数据选择器的时钟选择引脚的引脚状态，选择主板提供的时钟或网卡本地的时钟，能够使选择的时钟兼容不同的主板和网卡。
附图说明
[0019]图1为本申请示出的一种时钟选择系统的组成框图；
[0020]图2为本申请示出的一种时钟选择方法的流程示意图；
[0021]图3为本申请示出的一种时钟选择装置的组成示意图；
[0022]图4为本申请示出的一种电子设备的结构示意图。
具体实施方式
[0023]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0024]在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
[0025]应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
[0026]本申请实施例将提供一种时钟选择方法，该方法可以应用于一种时钟选择系统，
该时钟选择系统包括主板和网卡。其中，主板上安装有CPU，本申请实施例不对CPU的型号进行限定，比如，该CPU是Intel的C3000系列产品；另外，网卡可以包括数据选择器和PCIE设备，本申请实施例不对数据选择器的型号进行限定，比如，该数据选择器是PI2PCIE2412ZHEX。
[0027]在本申请实施例的一种实现方式中，网卡与主板之间通过高速连接器进行连接。
[0028]在本申请实施例的一种实现方式中，数据选择器可以为高速数据选择器。
[0029]具体来讲，参见图1所示的时钟选择系统的组成框图。在图1中，主板上安装有CPU，网卡包括高速数据选择器HS MUX和PCIE设备，主板和网卡之间通过高速连接器HS CONN实现连接，即，主板和网卡之间通过高速连接器HS CONN传输信号。
[0030]在本申请实施例中，为便于区分，将主板本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟选择方法，其特征在于，所述方法应用于一种时钟选择系统，所述时钟选择系统包括主板和网卡，所述网卡包括数据选择器和PCIE设备，所述方法的执行主体为所述数据选择器；所述方法包括：接收所述主板发送的时钟选择信号；根据所述时钟选择信号，控制所述数据选择器的时钟选择引脚的引脚状态；根据所述引脚状态选择第一时钟或第二时钟，作为所述PCIE设备使用的时钟信号，所述第一时钟为所述主板上的CPU提供的时钟，所述第二时钟为所述网卡的本地时钟。2.根据权利要求1所述的方法，其特征在于，所述网卡与所述主板之间通过高速连接器进行连接；所述接收所述主板发送的时钟选择信号，包括：通过所述高速连接器，接收所述主板发送的时钟选择信号。3.根据权利要求1所述的方法，其特征在于，所述接收所述主板发送的时钟选择信号，包括：接收所述主板的复杂可编程逻辑器件CPLD发送的时钟选择信号。4.根据权利要求1所述的方法，其特征在于，所述控制所述数据选择器的时钟选择引脚的引脚状态，包括：当所述主板能提供所述第一时钟时，控制所述数据选择器的时钟选择引脚为第一电平；当所述主板不能提供所述第一时钟时，控制所述数据选择器的时钟选择引脚为第二电平；相应地，所述根据所述引脚状态选择第一时钟或第二时钟，包括：若所述数据选择器的时钟选择引脚为所述第一电平，则选择所述第一时钟；若所述数据选择器的时钟选择引脚为所...

【专利技术属性】
技术研发人员：李聪，
申请(专利权)人：杭州迪普科技股份有限公司，
类型：发明
国别省市：