一种基于交织矩阵的比特校验方法技术

本发明专利技术公开了一种基于交织矩阵的比特校验方法，具体涉及到通信中比特校验位的计算生成技术。该方法引入交织矩阵对校验数据进行比特交织，采用校验位寄存器、交织矩阵模块和按位异或模块实现将数据比特经过交织分散到对应于校验位中的不同比特，以实现异或计算校验。采用该方案，可以实现：对数据进行校验计算得到校验位结果，接收方可以重复相同的校验计算过程，并根据校验位发现接收数据中是否存在误码。并行数据传输中，集中发生在某一个或某几个信号线中的错误经过交织矩阵的换位被分散到不同的校验位计算中，使得接收方可以更大概率发现接收数据中存在误码，减少了传统的简单奇偶校验中因偶数比特误码而产生的误判现象的发生。象的发生。象的发生。

【技术实现步骤摘要】
一种基于交织矩阵的比特校验方法


[0001]本专利技术涉及通信领域，尤其是涉及一种基于交织矩阵的比特校验方法，具体涉及到通信中比特校验位的计算生成技术。

技术介绍

[0002]在通信中由于信道中的干扰噪声有可能会在数据中引入误码，因此需要在传输数据的同时计算相应的校验位一起传输，使得接收方可以根据校验位发现接收数据是否存在误码。最简单并易于实现的校验位计算方法之一是比特异或的奇偶校验，但这种校验的缺点是如果在同一组校验数据中出现偶数比特错误则会导致接收方无法根据校验位发现误码。而其他更复杂的校验算法虽然可以检测到偶数比特误码，但其硬件实现往往比奇偶校验要复杂得多，考虑到实现电路的简单程度，奇偶校验还是广泛被应用在一些通信场景中。并行数据传输中，信道错误往往更容易集中发生在某一个或某几个信号线中，使得某一个信号线中更可能发生不止一个误码，而不是均匀在并行数据的多个信号线中发生误码，因此有可能发生偶数比特误码使得校验位无法发现误码。

技术实现思路

[0003]本专利技术的目的就是要解决上述现实应用中存在的问题，特别提供一种基于交织矩阵的比特校验方法。
[0004]本专利技术采取的技术方案是：一种基于交织矩阵的比特校验方法，其特征在于，所述方法是引入交织矩阵对校验数据进行比特交织，采用校验位寄存器、交织矩阵模块和按位异或模块实现将数据比特经过交织分散到对应于校验位中的不同比特，以实现异或计算校验；具体方法如下：将所述的校验位寄存器输出的并行数据连接到所述的交织矩阵模块的输入接口；交织矩阵模块将输入的并行数据经过交织换位输出到所述的按位异或模块的输入接口；对于n比特宽度的并行数据，交织矩阵模块内部是由n行n列的最基本单元组成，最基本单元的行和列的序号记为n-1、n-2、
…
、1、0；其中每个最基本单元有两个输入接口和两个输出接口，分别为左侧的第一输入接口、右侧的第一输出接口、上侧的第二输入接口、下侧的第二输出接口；最基本单元只处于两种连接状态中的一种，最基本单元的两种状态分别称为“状态1”和“状态0”，当最基本单元处于“状态1”时，最基本单元左侧的第一输入接口连接到下侧的第二输出接口；当最基本单元处于“状态0”时，最基本单元上侧的第二输入接口连接到下侧的第二输出接口，最基本单元左侧的第一输入接口连接到右侧的第一输出接口。
[0005]所述的交织矩阵的每一个最基本单元处于的连接状态由一个n行n列的置换矩阵的值唯一确定，对于交织矩阵的任一个最基本单元，若置换矩阵的第i行第j列值为1，则交织矩阵的第i行第j列的最基本单元处于“状态1”；若置换矩阵的第i行第j列值为0，则交织矩阵的第i行第j列的最基本单元处于“状态0”。
[0006]所述的按位异或模块有两个输入接口和一个输出接口，两个输入接口分别为第一
输入接口和第二输入接口，将两个输入接口输入的并行数据逐位进行异或运算，此运算结果由按位异或模块的输出接口输出，并连接到校验位寄存器的输入接口，其中按位异或模块的第一输入接口输入的并行数据为需要进行校验的输入数据流，按位异或模块的第二输入接口输入的并行数据为交织矩阵模块的最下面一行最基本单元的第二输出接口的输出数据。
[0007]所述的校验位寄存器的宽度与输入数据流的并行数据的比特宽度相同，校验位寄存器的初值被固定的设置为任意确定的预设值，当需要进行校验的全部输入数据流都输入进按位异或模块后，校验位寄存器的状态值即为校验位结果。
[0008]本专利技术引入交织矩阵对校验数据进行比特交织，实现了将数据比特经过交织分散到对应于校验位中的不同比特实现异或计算校验。其核心原理是置换矩阵在数学上指的是每行、每列都有且只有一个1，其他值全为0的矩阵，基于置换矩阵可以实现一个交织矩阵，将校验比特进行交织换位。
[0009]采用该方案，可以实现：对数据进行校验计算得到校验位结果，接收方可以重复相同的校验计算过程，并根据校验位发现接收数据中是否存在误码。
[0010]本专利技术的有益效果是：并行数据传输中，集中发生在某一个或某几个信号线中的错误经过交织矩阵的换位被分散到不同的校验位计算中，使得接收方可以更大概率发现接收数据中存在误码，减少了传统的简单奇偶校验中因偶数比特误码而产生的误判现象的发生。
附图说明
[0011]图1是本专利技术的顶层功能模块框图；图2是交织矩阵模块的框图；图3是交织矩阵模块中最基本单元的“状态1”的状态图；图4是交织矩阵模块中最基本单元的“状态0”的状态图；图5是按位异或模块的框图；图6是位宽为8比特的一个交织矩阵模块实现例子的框图；图7是一个置换矩阵的例子示意图。
具体实施方式
[0012]以下结合附图对本专利技术做进一步说明。
[0013]如图1、图2所示，按照逐个模块介绍实现的具体方法：（1）将校验位寄存器输出的并行数据连接到交织矩阵模块的输入接口；交织矩阵模块将输入的并行数据经过交织换位输出到按位异或模块的输入接口；对于n比特宽度的并行数据，交织矩阵模块内部是由n行n列的最基本单元组成，最基本单元的行和列的序号记为n-1、n-2、
…
、1、0；其中每个最基本单元有两个输入接口和两个输出接口，如图3和图4所示，分别为左侧的第一输入接口、右侧的第一输出接口、上侧的第二输入接口、下侧的第二输出接口；最基本单元只处于两种连接状态中的一种，最基本单元的两种状态分别称为“状态1”和“状态0”，如图3所示，当最基本单元处于“状态1”时，最基本单元左侧的第一输入接口连接到下侧的第二输出接口；如图4所示，当最基本单元处于“状态0”时，最基本单元上侧的第
二输入接口连接到下侧的第二输出接口，最基本单元左侧的第一输入接口连接到右侧的第一输出接口。
[0014]n行n列的交织矩阵由一个n行n列的置换矩阵唯一确定，按照数学上的定义，置换矩阵的每行、每列都有且只有一个1，而其他值为0，交织矩阵的每一个最基本单元处于的连接状态由一个n行n列的置换矩阵的值唯一确定，对于交织矩阵的任一个最基本单元，若置换矩阵的第i行第j列值为1，则交织矩阵的第i行第j列的最基本单元处于“状态1”；若置换矩阵的第i行第j列值为0，则交织矩阵的第i行第j列的最基本单元处于“状态0”。
[0015]（2）按位异或模块由异或运算单元构成，如图5所示，按位异或模块有两个输入接口和一个输出接口，两个输入接口分别为第一输入接口和第二输入接口，将两个输入接口输入的并行数据逐位进行异或运算，此运算结果由按位异或模块的输出接口输出，并连接到校验位寄存器的输入接口，其中按位异或模块的第一输入接口输入的并行数据为需要进行校验的输入数据流，按位异或模块的第二输入接口输入的并行数据为交织矩阵模块的最下面一行最基本单元的第二输出接口的输出数据。
[0016]（3）校验位寄存器的宽度与输入数据流的并行数据的比特宽度相同，校验位寄存器的初值被固定的设置为任意确定的预设值，当需要进行校验的全部输入数据流都输入进按位异或模块后，校验位寄存器的状态值即为校验位结果。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于交织矩阵的比特校验方法，其特征在于，所述方法是引入交织矩阵对校验数据进行比特交织，采用校验位寄存器、交织矩阵模块和按位异或模块实现将数据比特经过交织分散到对应于校验位中的不同比特，以实现异或计算校验；具体方法如下：将所述的校验位寄存器输出的并行数据连接到所述的交织矩阵模块的输入接口；交织矩阵模块将输入的并行数据经过交织换位输出到所述的按位异或模块的输入接口；对于n比特宽度的并行数据，交织矩阵模块内部是由n行n列的最基本单元组成，最基本单元的行和列的序号记为n-1、n-2、
…
、1、0；其中每个最基本单元有两个输入接口和两个输出接口，分别为左侧的第一输入接口、右侧的第一输出接口、上侧的第二输入接口、下侧的第二输出接口；最基本单元只处于两种连接状态中的一种，最基本单元的两种状态分别称为“状态1”和“状态0”，当最基本单元处于“状态1”时，最基本单元左侧的第一输入接口连接到下侧的第二输出接口；当最基本单元处于“状态0”时，最基本单元上侧的第二输入接口连接到下侧的第二输出接口，最基本单元...

【专利技术属性】
技术研发人员：李斌，张晓峰，
申请(专利权)人：天津光电通信技术有限公司，
类型：发明
国别省市：