【技术实现步骤摘要】
一种触发式可控硅器件的制备方法及整流装置
[0001]本专利技术涉及半导体保护器件领域,尤其涉及一种触发式可控硅装置的制作方法及整流装置。
技术介绍
[0002]静电放电是一种无处不在的现象,可能发生在任何两个物体之间。它一般由物体的摩擦、碰撞、电感应等方式产生,通过人体接触、金属机械设备接触、电磁场等途径进入电器设备内,其具有放电速度快、瞬时电压高的特点。静电放电对电气设备中的集成电路的正常工作造成了巨大的危害,严重时将集成电路烧毁失效。随着集成电路向超小型化、超高集成度和多功能化方向的发展,集成电路对静电放电也越来越敏感。
[0003]目前考虑到可控硅器件与二极管、三极管、场效应晶体管相比,具有极好地释放静电的能力,电流泄放能力强、单位面积泄放效率高、导通电阻小、鲁棒性强、防护级别高,能够在半导体平面工艺上,以较小的芯片面积达成较高的静电防护等级,因此常使用可控硅器件进行静电放电防护。
[0004]然而,现有技术中可控硅器件通常具有较高的触发电压,该触发电压很可能大于工作电压较低的电路的所承受的电压极限,所以对于工作电压较低的电路,为了保护其在SCR器件开启并泄放电流之前不被损坏,需要尽可能降低可控硅器件的触发电压,通常采用在可控硅器件中增加辅助触发的二极管来实现,但当对于工作电压仅为3.3V或更低工作电压的被保护IC,其触发电压仍然较大。
技术实现思路
[0005]针对现有技术中存在的问题,本申请提供一种触发式可控硅器件的制备方法及整流装置。
[0006]其中,一种触发式 ...
【技术保护点】
【技术特征摘要】
1.一种触发式可控硅器件的制备方法,其特征在于,包括:步骤S1,提供一N-型掺杂的半导体衬底,并在所述半导体衬底的上表面形成N型的埋层;步骤S2,在所述半导体衬底的上表面形成P-型的外延层,并使所述外延层覆盖所述埋层;步骤S3,于所述外延层中,与所述埋层对应的区域形成一P型的阱区,使所述阱区的底部与所述埋层的顶部相接;步骤S4,于所述阱区以及所述外延层中定义栅极区,于位于所述阱区中的所述栅极区的两侧以及位于所述外延层中的所述栅极区朝向所述阱区的一侧定义源区,并于所述源区进行N+掺杂,形成N+掺杂区;步骤S5,于不同所述栅极区相邻的所述N+掺杂区之间进行P+掺杂,形成P+掺杂区;步骤S6,于所述栅极区形成沟槽,使所述沟槽底部位于所述半导体衬底中,于所述沟槽的侧壁和底部形成栅极氧化层后,以栅极材料填充所述沟槽,使所述沟槽、所述阱区以及所述外延层齐平;步骤S7,于所述N+掺杂区和所述P+掺杂区上表面形成一第一金属电极,于所述栅极区上表面形成一第二金属电极,形成一第一金属连线,并使所有所述第一金属电极与所述第一金属线并联,形成一第二金属连线,并使所有所述第二金属电极与所述第二金属线并联;步骤S8,于所述半导体衬底背向所述外延层的一面形成P+型的掺杂层;步骤S9,于所述掺杂层背向所述半导体衬底的一面形成金属层。2.根据权利要求1所述的制备方法,其特征在于,所述N-型掺杂的半导体衬底的电阻率为50~100Ω
·
cm。3.根据权利要求1所述的制备方法,其特征在于,于步骤S1中,形成所述N型埋层的方法包括:步骤S11,于所述半导体衬底的上表面形成一光阻层;步骤S12,通过光刻工艺于所述光阻层形成对应所述N型埋层预定位置的工艺窗口;步骤S13,以所述光阻层为掩膜对所述半导体衬底进行N型离子注入,以形成N型注入区;步骤S14,对所述N型注入区执行退火工艺。4.根据权利要求3所述的制备方法,其特征在于,所述步骤S13中,N离子注入的离子为砷或者锑,注入的剂量为1E15~1E16/cm2,注入的能量为80~200KeV;和/或所述步骤S14中,所述退火工艺的温度为1100℃~1200℃,时间为60~120分钟。5.根据权利要求1所述的制备方法,其特征在于,所述步骤2中,所述外延层的厚度为3~6μm。6.根据权利要求1所述的制备方法,其特征在于,所述步骤S3中,包括以下步骤:步骤S31,于所述外延层中,与所述埋层对应的区域进行离子注入,以形成一P型注入区;步骤S32,对所述P型注入区进行退火工艺,以形成所述阱区。7.根据权利要求6所述的制备方法,其特征在于,所述步骤S31中,离子注入的离子为硼,注入的剂量为1E11~1E13/cm2,注入的能量为60~100KeV;和/或
所述步骤S32中,退火工艺的温度1050℃~1150℃,时间为30~120分钟。8.根据权利要求1所述的制备方法,其特征在于,所述步骤S4,通过离子注入进行N+掺杂,形成所述N+掺杂区;所述离子注入的离子为磷或砷,注入的剂量为1E15~1E16/cm2,注入的能量为80~100KeV。9.根据权利要求1所述的制备方法,其特征在于,所述步骤S5包括:步骤S51,于不同所述栅极区相邻的所述N+掺杂区之间进行离子注入,,以形成一P+型注入区;步骤S52,对所述P+型注入区进行退火工艺,以形成所述P+掺杂区。10.根据权利要求9所述的制备方法,其特征在于,所述步骤S51中,离子注入的离子为硼或二氟化硼,注入的剂量为1E15~1E16/cm2,注入的能量为40~80KeV;和/或所述步骤S52中,退火工艺的温度950℃~1050℃,时间为10~30秒。11.根据权利要求1所述的制备方法,其特征在于,所述步骤S6,于所述沟槽的侧壁和底部形成栅极氧化层的过程中包括:步骤S61,于所述沟槽的侧壁和底部预先形成一第一氧化层;步骤S62,去除所述第一氧化层;步骤S63,于所述沟槽的侧壁和底部形成所述栅极氧化层。12.一种触发式可控硅器件的制备方法,其特征在于,包括:步骤S1,提供一N-型掺杂的半导体衬底,并在所述半导体衬底的上表面形成多个N型的埋层;步骤S2,在所述半导体衬底的上表面形成P-型的外延层,并使所述外延层覆盖所述埋层;步骤S3,于所述外延层中,与所述埋层对应的区域形成一P型的阱区,使所述阱区的底部与所述埋层的顶部相接;步骤S4,于所述阱区以及所述外延层中定义栅极区,于位于所述阱区中的所述栅极区的两侧以及位于所述外延层中的所述栅极区朝...
【专利技术属性】
技术研发人员:蒋骞苑,赵德益,吕海凤,王允,
申请(专利权)人:上海维安半导体有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。