像素结构及其制造方法技术

本发明专利技术提供一种像素结构及其制造方法，所述结构包括一基板、一薄膜晶体管、一电容器、一保护层与一像素电极。其中，基板具有一主动元件区与一电容区，且在电容区中已形成有多个开口。此外，薄膜晶体管配置于主动元件区中，而电容器配置于电容区中并共形地形成于开口内。另外，保护层覆盖薄膜晶体管与电容器，而像素电极配置于保护层上，且像素电极会与薄膜晶体管以及电容器电连接。本发明专利技术可以在不影响电容器的电容值之前提下缩小电容器于基板上所占的面积，进而提升显示区域的开口率。

【技术实现步骤摘要】

本专利技术涉及一种，且特别是涉及一种具有高开口率的。
技术介绍
一般的薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一对向基板以及夹于前述二基板之间的一液晶层所构成。其中，薄膜晶体管阵列基板主要包括基板、阵列排列于基板上的像素结构、扫描线(Scanning line)与数据线(Date line)。前述的像素结构主要由薄膜晶体管、像素电极(PixelElectrode)、储存电容(Cst)所构成。一般而言，扫描线与数据线可将信号传输至对应的像素结构，以达到显示的目的。此外，像素结构可通过其储存电容的辅助，而维持正常的显示。图1为现有像素结构的俯视示意图，而图2为图1中像素结构沿A-A’剖面线的示意图。请同时参考图1与图2，现有的像素结构100包括基板110、薄膜晶体管120、像素电极130与储存电容140，且上述像素结构100通过扫描线10与数据线20驱动。其中，薄膜晶体管120是以底栅极的方式配置于基板110上，且其包括一栅极120g、一源极120s、一漏极120d、一半导体层120c、一栅绝缘层120i与一保护层(passivation layer)122。此外，储存电容140包括一下电极层142与一上电极层144，其中，下电极层142配置于基板110上，而上述栅绝缘层120i覆盖住栅极120g与下电极层142，且栅绝缘层120i位于下电极层142与上电极层144之间。此外，保护层122覆盖住源极120s、漏极120d、半导体层120c与上电极层144。而上电极层144通过形成于保护层122中的接触窗W1与像素电极130电连接，而上电极层144与漏极120d电连接且为同一膜层。值得留意的是，由于储存电容140位于像素结构100区域内，而储存电容140的下电极142与上电极144是由金属材质所形成。因此，下电极142与上电极144会阻挡光线的穿透。换言之，储存电容140位于像素结构100区域内的面积愈大，会导致显示区域的开口率下降，进而影响薄膜晶体管液晶显示器的显示品质。
技术实现思路
有鉴于此，本专利技术的目的就是在提供一种像素结构，其可减少储存电容器于基板上所占的面积且不影响其电容值。本专利技术的再一目的是提供一种像素结构的制造方法，其适于制造出一特殊结构的储存电容器，进而提升显示区域的开口率。本专利技术提出一种像素结构的制造方法，此方法包括下列步骤首先，提供一基板，其具有一主动元件区(active device area)与一电容区。接着，在基板的电容区中形成多个开口，然后，于主动元件区内形成一栅极并于电容区内形成一第一电极层，且第一电极层共形地(conformably)形成于开口内。此外，于基板上形成一栅绝缘层，其覆盖栅极与第一电极层。接着，于栅极上方的栅绝缘层上形成一半导体层。然后，于半导体层上形成一源极与一漏极，且于电容区内形成一第二电极层，其覆盖住栅绝缘层。另外，于基板上形成一保护层，其覆盖源极、漏极以及第二电极层。最后，于保护层上形成一像素电极，且像素电极会与漏极电连接，并且像素电极与第二电极层电连接。依照本专利技术的较佳实施例的像素结构的制造方法，其中形成开口的方法包括首先，于基板上形成一图案化阻挡层。接着，对基板进行一刻蚀工艺以形成开口。最后，移除图案化阻挡层。依照本专利技术的较佳实施例的像素结构的制造方法，其中图案化阻挡层的材质包括光刻胶。依照本专利技术的较佳实施例的像素结构的制造方法，其中图案化阻挡层的材质包括氮化硅。依照本专利技术的较佳实施例的像素结构的制造方法，其中刻蚀工艺包括干刻蚀。依照本专利技术的较佳实施例的像素结构的制造方法，其中移除阻挡层的方式包括湿刻蚀。依照本专利技术的较佳实施例的像素结构的制造方法，其中每一开口的半径例如为0.5～3微米。依照本专利技术的较佳实施例的像素结构的制造方法，其中每一开口的深度例如为5～10微米。依照本专利技术的较佳实施例的像素结构的制造方法，其中形成保护层的方法包括旋涂式玻璃方式。依照本专利技术的较佳实施例的像素结构的制造方法，其中于保护层上形成像素电极之前，还包括先在保护层中形成一接触窗开口，其暴露出漏极与第二电极层。依照本专利技术的较佳实施例的像素结构的制造方法，其中所形成的第二电极层与漏极连接在一起。依照本专利技术的较佳实施例的像素结构的制造方法，其中于保护层上形成像素电极之前，还包括先在保护层中形成一接触窗开口，其暴露出第二电极层。依照本专利技术的较佳实施例的像素结构的制造方法，其中形成栅极与第一电极层的方法包括下列步骤，首先，进行一沉积工艺，以形成一金属层，其中沉积工艺包括有机金属化学气相沉积法、分子层磊晶法或原子层化学气相沉积法。最后，进行一光刻工艺以及一刻蚀工艺，以图案化金属层。依照本专利技术的较佳实施例的像素结构的制造方法，其中形成源极、漏极以及第二电极层的方法包括下列步骤，首先，进行一沉积工艺，以形成一金属层，其中沉积工艺包括下列步骤，首先，进行一沉积工艺，以形成一金属层，其中沉积工艺包括有机金属化学气相沉积法、分子层磊晶法或原子层化学气相沉积法。最后，进行一光刻工艺以及一刻蚀工艺，以图案化金属层。本专利技术另提出一种像素结构，其包括一基板、一薄膜晶体管、一电容器、一保护层与一像素电极。其中，基板具有一主动元件区与一电容区，且在电容区中已形成有多个开口。此外，薄膜晶体管配置于主动元件区中，而电容器配置于电容区中，并共形地(conformably)形成于开口内。另外，保护层覆盖薄膜晶体管与电容器，而像素电极配置于保护层上，且像素电极会与薄膜晶体管以及电容器电连接。依照本专利技术的较佳实施例的像素结构，其中每一开口的半径例如为0.5～3微米。依照本专利技术的较佳实施例的像素结构，其中每一开口的深度例如为5～10微米。在本专利技术的像素结构中，因在基板上形成有多个开口，并于这些开口内形成电容器以提高电容器的电容储存面积。如此一来，可以在不影响电容器的电容值之前提下缩小电容器于基板上所占的面积，进而提升显示区域的开口率。附图说明图1为现有像素结构的俯视示意图；图2为图1中像素结构沿A-A’剖面线的示意图；图3A～3H为本专利技术第一实施例的像素结构制造流程示意图；图4A～4B为本专利技术第一实施例形成开口的制造方法；图5A～5D为本专利技术第一实施例形成开口的另一制造方法；图6A～6B为本专利技术第一实施例形成栅极与第一电极层的制造方法；图7A～7B为本专利技术第一实施例形成源极、漏极以及第二电极层的制造方法；图8为本专利技术第一实施例的像素结构的俯视示意图；图9为本专利技术第二实施例的像素结构示意图；图10为本专利技术第二实施例的像素结构的俯视示意图。主要元件符号说明10扫描线 20数据线100、200、300像素结构 110、210基板120、220T薄膜晶体管120g、220g栅极120s、220s源极 120d、220d漏极120i、220i栅绝缘层 122、260保护层130、270像素电极 140储存电容142下电极层144上电极层210a氮化硅层 210b图案化光刻胶层220、250金属层 220e第一电极层250e第二电极层 A主动元件区B电容区C电容器H开口 P图案化阻挡层W1、W2、W3接触窗具体实施方式为让本专利技术的上述和其它目的、特征和优点能更明显易懂，现特举较佳实施例，并配合所附本文档来自技高网...

【技术保护点】
一种像素结构的制造方法，其特征在于包括：提供一基板，其具有一主动元件区与一电容区；于所述基板的所述电容区中形成多个开口；于所述主动元件区内形成一栅极并于所述电容区内形成一第一电极层，该第一电极层共形地形成于所述多个开 口内；于所述基板上形成一栅绝缘层，覆盖所述栅极与所述第一电极层；于所述栅极上方的所述栅绝缘层上形成一半导体层；于所述半导体层上形成一源极与一漏极，且于所述电容区内形成一第二电极层，覆盖住所述栅绝缘层；于所述基 板上形成一保护层，覆盖所述源极、漏极以及第二电极层；以及于所述保护层上形成一像素电极，且所述像素电极会与所述漏极电连接，并且与所述第二电极层电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：丁进国，
申请(专利权)人：广辉电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]