一种微系统芯片化构型SIP技术方案

本发明专利技术公开一种SIP，属于SIP系统级封装技术领域。所述微系统芯片化构型SIP采用TSV管工艺将若干个微组件进行纵向堆叠形成微系统，并以芯片BGA封装引出，实现微系统芯片化构型。所述微组件的数量为5个，通过焊盘和BGA球进行从下向上依次焊接，并对中间焊接的间隙进行树脂填充，形成最后的微系统芯片化构型。所述微系统芯片化构型SIP集成有DSP最小系统、FPGA最小系统、CAN总线接口电路、以太网接口电路、485接口电路、AD采集系统、电平转换接口、LVDS总线接口、MLVDS接口电路和429接口电路。MLVDS接口电路和429接口电路。MLVDS接口电路和429接口电路。

【技术实现步骤摘要】
一种微系统芯片化构型SIP


[0001]本专利技术涉及SIP系统级封装
，特别涉及一种微系统芯片化构型SIP。

技术介绍

[0002]目前大部分航天航空所用的信号处理配备AD采集，485接口，429接口，LVDS接口等接口的系统采用的是成品电路组合成板卡。采用各个电路焊接会占用较大的空间，同时也带来了可靠性成本高的缺点。因此微系统芯片化构型SIP的抗干扰能力、功能集成度、安全可靠性、安装方式、成本及尺寸等都是用户考察的重点。
[0003]现阶段国内外的同类产品，大多在管壳内集成处理器和众接口，虽然很大程度上解决了系统小型化的要求，但是管壳的昂贵开模费用仍是一件很头疼的事，同时受限于管壳的尺寸集成度也收到了限制。。

技术实现思路

[0004]本专利技术的目的在于提供一种微系统芯片化构型SIP，以解决传统航空航天对信号处理系统可靠性、功耗、成本及尺寸的需求。
[0005]为解决上述技术问题，本专利技术提供了一种微系统芯片化构型SIP，包括：采用TSV管工艺将若干个微组件进行纵向堆叠形成微系统，并以芯片BGA封装引出，实现微系统芯片化构型。
[0006]可选的，所述微组件的数量为5个，通过焊盘和BGA球进行从下向上依次焊接，并对中间焊接的间隙进行树脂填充，形成最后的微系统芯片化构型。
[0007]可选的，所述微系统芯片化构型SIP集成有DSP最小系统、FPGA最小系统、CAN总线接口电路、以太网接口电路、485接口电路、AD采集系统、电平转换接口、LVDS总线接口、MLVDS接口电路和429接口电路。
[0008]可选的，所述DSP最小系统包括一个数字信号处理器FT-C6713J/400、一个FLASH HRFL29208及一个SRAM JM64LV25616实现数字处理功能和程序的加载及存储扩展，同时内部对所述DSP最小系统的HOLD信号进行上来，使得不进行外部请求挂起。
[0009]可选的，所述FPGA最小系统包括一个FPGA JXCLX25和配置芯片JXCF32P，实现对接口的处理和数字信号的预处理，对JXCF32P的EN_EXT_SEL信号进行内部上拉，实现设计分区由内部可编程分区选择控制位控制，内部控制为并行模式，使得加载速度更快。
[0010]可选的，所述以太网接口电路采用4片JDP83848外加时钟驱动电路JCK25081组成，实现四路以太网；四通道以太网PHY与MAC的接口总线采用MII或RMII总线，通过时钟驱动电路JCK25081将单路时钟信号扩展为4路时钟，减少片外晶振数量。
[0011]可选的，所述485接口电路包括4片JMAX3485差分收发器，实现四路485总线。
[0012]可选的，所述AD采集系统包括2片JAD7998扩展成16通道，并用JS3025作为JAD7998基准电压源，同时用JTXS0108作为电平转换电路，实现JAD7998与各种电平控制器的通信，实现12位、188KSPS采样的16通道ADC，适用于需要多通道采样的测控领域，输入信号范围0~
ref。
[0013]可选的，所述CAN总线接口电路由4片JMCP2551外加去耦电容组成，实现4路CAN总线。
[0014]可选的，所述MLVDS接口电路由8路JRMLVD201差分收发器组成。
[0015]可选的，所述429接口电路采用4个JHI8591和4个JHI8596，实现4发4收429总线接口。
[0016]可选的，所述LVDS接口电路采用JSRLVDS031LV和JSRLVDS032LV，实现4发4收LVDS接口。
[0017]可选的，所述电平转换接口电路采用3片JALVC164245，实现24位双通道电平转换。
[0018]可选的，所述微组件通过如下方法制备：将所需芯片PAD面向上放置后，对每个需要互连的PAD进行打孔引出，然后在进行引线互连，根据所需的布线复杂度，增加打孔层和布线层，在完成所有互连后进行上表面焊盘引出，下表面植球引出，并对其进行树脂填充，形成单个微组件，最顶部的微组件只进行下表面植球引出。
[0019]本专利技术提供了一种微系统芯片化构型SIP，采用TSV管工艺将若干个微组件进行纵向堆叠形成微系统，并以芯片BGA封装引出，实现微系统芯片化构型。所述微组件的数量为5个，通过焊盘和BGA球进行从下向上依次焊接，并对中间焊接的间隙进行树脂填充，形成最后的微系统芯片化构型。所述微系统芯片化构型SIP集成有DSP最小系统、FPGA最小系统、CAN总线接口电路、以太网接口电路、485接口电路、AD采集系统、电平转换接口、LVDS总线接口、MLVDS接口电路和429接口电路。在一定尺寸内集成处理器和多种通用接口，高密度集成，多功能化；选用国产化裸芯片，国产化率高，且布板面积小；各个接口模块之间相互隔离，可在不影响信号传输的情况下，将相互关联的多部分电路隔开，使各部分之间无电气连接，达到抑制干扰目的。该SIP且体积极小功耗极低，在保证性能的前提下优先选择低功耗元器件，满足大部分军用环境下可靠安全工作。
[0020]本专利技术具有以下有益效果：（1）对于裸片采用硅基板粘接，并在裸片周围涂上填充物，增强模块可靠性；（2）在FPGA最小系统中通过例化1553B软核的方式实现1553B总线的集成，更便于实现1553B总线的控制；（3）各个堆叠模块之间直接采用焊接的方式进行焊接，可根据实际应用方式选用高铅和低铅焊料，增加SIP的可靠性；（4）该SIP成型后可直接在PCB印制板或陶瓷基板上焊接使用，增加了适用范围。
附图说明
[0021]图1是本专利技术提供的微系统芯片化构型SIP的堆叠示意图；图2是微系统芯片化构型SIP的DSP最小系统FLASH和SRAM部分原理图；图3是微系统芯片化构型SIP的CAN总线接口电路原理图；图4是微系统芯片化构型SIP的以太网接口电路原理图；图5是微系统芯片化构型SIP的4485接口电路原理图；图6是微系统芯片化构型SIP的AD采集系统原理图；图7是微系统芯片化构型SIP的电平转换接口原理图；
图8是微系统芯片化构型SIP的LVDS总线接口原理图；图9是微系统芯片化构型SIP的MLVDS接口电路原理图；图10是微系统芯片化构型SIP的429接口电路原理图；图11是微系统芯片化构型SIP的M1微组件组成图；图12是微系统芯片化构型SIP的M2微组件组成图；图13是微系统芯片化构型SIP的M3微组件组成图；图14是微系统芯片化构型SIP的M4微组件组成图；图15是微系统芯片化构型SIP的M5微组件组成图。
具体实施方式
[0022]以下结合附图和具体实施例对本专利技术提出的一种微系统芯片化构型SIP作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0023]实施例一本专利技术提供了一种微系统芯片化构型SIP，其堆叠结构如图1所示，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微系统芯片化构型SIP，其特征在于，包括：采用TSV管工艺将若干个微组件进行纵向堆叠形成微系统，并以芯片BGA封装引出，实现微系统芯片化构型。2.如权利要求1所述的微系统芯片化构型SIP，其特征在于，所述微组件的数量为5个，通过焊盘和BGA球进行从下向上依次焊接，并对中间焊接的间隙进行树脂填充，形成最后的微系统芯片化构型。3.如权利要求1或2所述的微系统芯片化构型SIP，其特征在于，所述微系统芯片化构型SIP集成有DSP最小系统、FPGA最小系统、CAN总线接口电路、以太网接口电路、485接口电路、AD采集系统、电平转换接口、LVDS总线接口、MLVDS接口电路和429接口电路。4.如权利要求3所述的微系统芯片化构型SIP，其特征在于，所述DSP最小系统包括一个数字信号处理器FT-C6713J/400、一个FLASH HRFL29208及一个SRAM JM64LV25616实现数字处理功能和程序的加载及存储扩展，同时内部对所述DSP最小系统的HOLD信号进行上来，使得不进行外部请求挂起。5.如权利要求3所述的微系统芯片化构型SIP，其特征在于，所述FPGA最小系统包括一个FPGA JXCLX25和配置芯片JXCF32P，实现对接口的处理和数字信号的预处理，对JXCF32P的EN_EXT_SEL信号进行内部上拉，实现设计分区由内部可编程分区选择控制位控制，内部控制为并行模式，使得加载速度更快。6.如权利要求3所述的微系统芯片化构型SIP，其特征在于，所述以太网接口电路采用4片JDP83848外加时钟驱动电路JCK25081组成，实现四路以太网；四通道以太网PHY与MAC的接口总线采用MII或RMII总线，通过时钟驱动电路JCK25081将单路时钟信号扩展为4路时钟，减少片外晶振数量。7.如权利要求3所述...

【专利技术属性】
技术研发人员：吴超，顾林，卢礼兵，吴松，潘硕，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：