芯片封装体和制造芯片封装体的方法技术

提供了一种制造芯片封装体的方法。该方法可以包括：图案化芯片的至少一个芯片焊盘，以在所述至少一个芯片焊盘中形成图案化的结构，所述图案化的结构包括至少一个预定凹部；以及使用包封材料包封芯片，从而填充至少一个预定凹部。凹部。凹部。

【技术实现步骤摘要】
芯片封装体和制造芯片封装体的方法


[0001]多种实施例总体上涉及一种芯片封装体以及一种制造芯片封装体的方法。

技术介绍

[0002]在裸片封装体中，特别是在层合裸片封装体中，例如双面芯片嵌入式产品(CE)中，其一个示例在图2中示出，半导体裸片/芯片112的金属化部104、106、108与包封材料124(例如，印刷电路板(PCB)层合材料)之间的粘附力可能比期望的弱。因此，在当前的CE产品中，最大的挑战之一可能是相对光滑的、可能较大的裸片Cu表面104、106、108与PCB层合材料124之间的层离。铜面积越大，层离的风险越高。
[0003]解决该问题的尝试包括例如在金属化部上添加附加的聚酰亚胺层。然而，这使得必须随后钻孔穿过聚酰亚胺钝化部，并在随后的镀覆处理之前通过去污处理去除残留物，这可能是复杂的，甚至是不可能的。此外，聚酰亚胺只能应用于裸片的前侧，因此可能无法为包括两个或更多个以不同取向安装的裸片、即一个裸片的前侧面向载体而另一个裸片的背侧面向载体安装的裸片封装体提供解决方案。
[0004]另一尝试包括所谓的Cu粗糙化，这意味着对铜表面进行粗糙化，这是可能的，因为裸片被首先扩散焊接到铜(Cu)引线框架上，并且可以在不损坏引线框架的情况下在层合处理之前对带有芯片的引线框架进行例如湿化学处理以进行粗糙化。但是，其它芯片嵌入过程可能更复杂。例如，仅在第一次层合处理之后才可对芯片的前侧(或更一般地说，在接合过程中朝下的那一侧)进行粗糙化处理，但这可能会带来风险，因为在第一次层合之后层合材料可能仅会部分固化并且可能会因此在粗糙化过程中受损。同样，可能无法对芯片的背侧(或更一般地说，在接合过程中朝下的一侧)进行粗糙化处理。
[0005]对于当前的CE芯片嵌入工艺流程，还不存在用于增加两个裸片表面(即前侧和背侧)的粘附力的实际解决方案。

技术实现思路

[0006]提供了一种制造芯片封装体的方法。所述方法可以包括：图案化芯片的至少一个芯片焊盘，以在所述至少一个芯片焊盘中形成图案化的结构，所述图案化的结构包括至少一个预定凹部；以及使用包封材料包封芯片，从而填充所述至少一个预定凹部。
附图说明
[0007]在附图中，在所有不同的视图中，相同的附图标记通常指代相同的部件。为了避免拥挤，可能会省略一些本来可以重复的附图标记。附图不一定按比例绘制，而是通常将重点放在说明本专利技术的原理上。在以下描述中，参考以下附图描述了本专利技术的多种实施例，其中：
[0008]图1示出了根据现有技术的芯片封装体装置的剖视图；
[0009]图2分别示出了根据现有技术的芯片封装体和根据多种实施例的芯片封装体的顶
视图；
[0010]图3分别示出了根据现有技术的芯片封装体和根据多种实施例的芯片封装体的底视图；
[0011]图4分别示出了根据现有技术的芯片封装体和根据多种实施例的芯片封装体的底视图；
[0012]图5示出了根据现有技术的芯片封装体的剖视图，以及根据多种实施例的芯片封装体的剖视图(每个视图具有放大视图)；
[0013]图6示出了根据多种实施例的芯片封装体的剖视图；
[0014]图7以一序列的剖视图示出了形成根据多种实施例的芯片封装体的过程；
[0015]图8以一序列的剖视图示出了形成根据多种实施例的芯片封装体的过程；
[0016]图9示出了制造根据多种实施例的芯片封装体的方法的工艺流程。
具体实施方式
[0017]下面的详细描述参考附图，所述附图通过图示示出了可以实施本专利技术的具体细节和实施例。
[0018]词语“示例性”在本文中用来表示“用作示例、实例或说明”。本文中被描述为“示例性”的任何实施例或设计不是必须被解释为比其它实施例或设计优选或有利。
[0019]关于在侧部或表面“之上”形成沉积材料中所使用的词语“之上”在本文中可以用来表示沉积材料可以“直接”形成在所述侧部和表面上，例如与所述侧部和表面直接接触。关于在侧部或表面“之上”形成沉积材料中所使用的词语“之上”在本文中也可以用来表示沉积材料可以“间接”形成在所述侧部或表面上而使得一个或多个附加的层被布置在所述侧部或表面与沉积材料之间。
[0020]针对装置提供了本公开的多个不同方面，并且针对方法提供了本公开的多个不同方面。可以理解的是，装置的基本特征对于方法也成立，反之亦然。因此，为了简洁起见，可能已经省略了对这些特征的重复描述。
[0021]在多种实施例中，提供了CE型芯片封装体中的芯片焊盘与模制物或层合材料之间的锁定结构。
[0022]在多种实施例中，芯片封装体中的芯片(例如晶体管、例如SiC晶体管或GaN晶体管、例如MOSFET或IGBT或不同器件)的(大的)铜焊盘(例如前侧和/或背侧)可以被结构化，以改善铜焊盘与模制物之间的附着力和降低层离的风险。
[0023]换个说法，(例如，铜)芯片焊盘金属化区域可以被至少部分地分成较小的区域，以形成用于模制物/层合材料包封的锁定结构、例如可以由模制物/层合材料填充的凹部，以使得模制物/(PCB-)层合材料与芯片(例如铜)金属化部之间由于金属化部中具有开口而具有减小的表面积来降低层离的风险。开口可以减小与层合材料直接接触的(例如，铜)金属化部面积。这可以减小金属化部-包封界面处的应力，因此可降低层离的风险。
[0024]用于模制物/层合材料的锁定结构可以用在芯片的两侧上。在多种实施例中，锁定结构可以完全延伸穿过(例如，Cu)金属化部。这可具有更容易处理的优点，因为可不需要附加的处理。
[0025]在其它实施例中，锁定结构可以仅部分地延伸穿过Cu金属化部，这可能需要附加
的光刻和蚀刻工艺。在多种实施例中，可以在镀覆功率金属之后使用蚀刻工艺来创建锁定结构(例如，开口)。在图案镀覆工艺形成结构化金属化部的情况下，镀覆掩模可在镀覆之前已经被图案化。
[0026]图2分别示出了根据现有技术的芯片封装体102和根据多种实施例的芯片封装体202的顶视图。
[0027]图3和图4中的每个分别示出了根据现有技术的芯片封装体102和根据多种实施例的芯片封装体202的底视图。图5示出了根据现有技术的芯片封装体102的剖视图和根据多种实施例的芯片封装体202的剖视图(每个视图具有放大视图)。图6示出了根据多种实施例的芯片封装体202的剖视图。图7和图8中的每一个以一序列的剖视图示出了根据多种实施例的形成芯片封装体的过程。
[0028]如图5所示，(为了易于比较，其在顶部示出了根据现有技术的芯片封装体102)，芯片封装体202可以包括芯片112，该芯片112包括至少一个芯片焊盘104、108以及包封该芯片112的包封材料124。所述至少一个芯片焊盘104、108可以例如具有位于芯片112的第一侧的第一芯片焊盘104和位于芯片的第二侧108的第二芯片焊盘108。第三芯片焊盘106可以附加地布置在芯片的第一侧(与第一芯片焊盘104一起)，或者布置在芯片的第二侧(与第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造芯片封装体的方法，所述方法包括：
·
图案化芯片的至少一个芯片焊盘，以在所述至少一个芯片焊盘中形成图案化的结构，所述图案化的结构包括至少一个预定凹部；和
·
使用包封材料包封芯片，从而填充所述至少一个预定凹部，
·
其中，所述至少一个预定凹部通过使用掩模处理芯片焊盘形成。2.一种制造芯片封装体的方法，所述方法包括：
·
图案化芯片的至少一个芯片焊盘，以在所述至少一个芯片焊盘中形成图案化的结构，所述图案化的结构包括至少一个预定凹部；和
·
使用包封材料包封芯片，从而填充所述至少一个预定凹部，
·
其中，形成所述至少一个预定凹部包括或由蚀刻组成。3.一种制造芯片封装体的方法，所述方法包括：
·
图案化芯片的至少一个芯片焊盘，以在所述至少一个芯片焊盘中形成图案化的结构，所述图案化的结构包括至少一个预定凹部；和
·
使用包封材料包封芯片，从而填充所述至少一个预定凹部，
·
其中，形成所述至少一个预定凹部包括或由激光加工组成。4.一种制造芯片封装体的方法，所述方法包括：
·
图案化芯片的至少一个芯片焊盘，以在所述至少一个芯片焊盘中形成图案化的结构，所述图案化的结构包括至少一个预定凹部；和
·
使用包封材料包封芯片，从而填充所述至少一个预定凹部，
·
其中，形成所述至少一个预定凹部包括在芯片焊盘的至少一个预定区域中减小芯片焊盘的厚度。5.一种制造芯片封装体的方法，所述方法包括：
·
图案化芯片的至少一个芯片焊盘，以在所述至少一个芯片焊盘中形成图案化的结构，所述图案化的结构包括至少一个预定凹部；和
·
使用包封材料包封芯片，从而填充所述至少一个预定凹部，
·
其中，包封包括使用层合材料层合芯片。6.一种制造芯片封装体的方法，所述方法包括：
·
图案化芯片的至少一个芯片焊盘，以在所述至少一个芯...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：