薄膜晶体管及其制造方法技术

薄膜晶体管(101)包括支承于基板(1)的栅电极(2)、覆盖栅电极的栅极绝缘层(3)、配置于栅极绝缘层上且包含多晶硅区域(4p)的半导体层，多晶硅区域(4p)具有：半导体层(4)，其包括第一区域(Rs)、第二区域(Rd)、以及位于第一区域与第二区域之间的沟道区域(Rc)；源电极(8s)，其与第一区域电连接；以及漏电极(8d)，其与第二区域电连接，在沟道区域上还具有以与沟道区域直接接触的方式配置的由本征的半导体构成的至少一个i型半导体岛(10)，i型半导体岛具有比多晶硅区域大的带隙，在从基板的法线方向观察时，至少一个岛型半导体岛(10)不与第一区域及第与区域(Rd)中的至少一个重叠。

【技术实现步骤摘要】
【国外来华专利技术】薄膜晶体管及其制造方法
本专利技术涉及一种薄膜晶体管及其制造方法。
技术介绍
薄膜晶体管(ThinFilmTransistor，以下称为“TFT”)例如在液晶显示装置、有机EL显示装置等显示装置的有源矩阵基板中用作开关元件。在本说明书中，这种TFT称为“像素用TFT”。作为像素用TFT，以往广泛使用以非晶硅膜(以下简称为“a-Si膜”)作为活性层的非晶硅TFT、以多晶硅(多晶硅)膜(以下简称为“poly-Si膜”)作为活性层的多晶硅TFT等。一般地，由于poly-Si膜的场效应迁移率比a-Si膜的场效应迁移率更高，因此，多晶硅TFT具有与非晶质硅TFT相比高的电流驱动力(即，导通电流大)。将在活性层的基板侧配置有栅电极的TFT称为“底栅型TFT”，将在活性层的上方(基板的相反侧)配置有栅电极的TFT称为“顶栅型TFT”。若形成底栅型TFT作为像素用TFT，则有时比形成顶栅型TFT在成本方面更有利。作为底栅型TFT，已知有沟道蚀刻型TFT(以下称为“CE型TFT”)和蚀刻阻挡型TFT(以下称为“ES型TFT”)。在CE型TFT中，在活性层上直接形成导电膜，对该导电膜进行图案化，从而得到源电极和漏电极(源/漏分离)。相对于此，在ES型TFT中，以用作为蚀刻阻挡发挥作用的绝缘层(以下，称为“保护绝缘层”)覆盖活性层的沟道部分的状态下进行源极-漏极分离工序。多晶硅TFT通常为顶栅型，但也提出了底栅型的多晶硅TFT。例如在专利文献1中，公开了底栅型(ES型)的多晶硅TFT。现有技术文献专利文献专利文献1：特开平6-151856号公报
技术实现思路
本专利技术所要解决的技术问题伴随着显示装置的大型化、高精细化，要求进一步提高TFT的沟道迁移率而提高导通特性。本专利技术的一实施方式是鉴于上述情况而完成的，其目的在于提供能够具有高导通特性的底栅型的薄膜晶体管及其制造方法。用于解决技术问题的技术方案本专利技术的一实施方式的薄膜晶体管包括：基板；栅电极，由所述基板支承；栅极绝缘层，覆盖所述栅电极；半导体层，配置于所述栅极绝缘层上，且包含多晶硅区域，所述多晶硅区域包括：第一区域；第二区域；以及沟道区域，位于所述第一区域和所述第二区域之间；源电极，电连接于所述第一区域；漏电极，电连接于所述第二区域；在所述沟道区域上还具有以与所述沟道区域直接接触的方式配置的、由本征半导体构成的至少一个i型半导体岛，所述至少一个i型半导体岛具有比上述多晶硅区域大的带隙，从所述基板的法线方向观察时，所述至少一个i型半导体岛与所述第一区域及所述第二区域的至少一个不重叠。在某个实施方式中，所述至少一个i型半导体岛包含离散地配置的多个i型半导体岛。在某个实施方式中，所述多个i型半导体岛的大小彼此不同。在某个实施方式中，所述多个i型半导体岛以预定的图案配置。在某个实施方式中，从所述基板的法线方向观察时，所述沟道区域中的与所述至少一个i型半导体岛相接的部分的合计面积为所述沟道区域整体的面积的20％以上且90％以下。在某个实施方式中，所述薄膜晶体管为蚀刻阻挡型，还具有保护绝缘层，配置于所述半导体层与所述源电极及所述漏电极之间，并覆盖所述沟道区域，所述保护绝缘层与所述沟道区域及所述至少一个i型半导体岛直接接触。在某个实施方式中，所述源电极经由第一接触层与所述半导体层的所述第一区域连接，所述漏电极经由第二接触层与所述半导体层的所述第二区域连接，所述第一与第二接触层分别包含由n+型非晶硅构成的n+型a-Si层，所述n+型a-Si层以与所述半导体层接触的方式配置在所述半导体层以及所述保护绝缘层上。在某个实施方式中，所述薄膜晶体管是沟道蚀刻型，还具有无机绝缘层，覆盖所述半导体层、所述源电极以及所述漏电极，所述无机绝缘层与所述沟道区域及所述至少一个i型半导体岛直接接触。在某个实施方式中，所述源电极经由第一接触层与所述半导体层的所述第一区域连接，所述漏电极经由第二接触层与所述半导体层的所述第二区域连接，所述第一与第二接触层分别具有层叠构造，所述层叠构造包括：i型a-Si层，以与所述半导体层接触的方式配置，由本征的非晶硅构成；以及n+型a-Si层，配置在所述i型a-Si层上，由n+型非晶硅构成。在某个实施方式中，在从所述基板的法线方向观察时，所述半导体层还包括配置于所述多晶硅区域的外侧的非晶硅区域。在某个实施方式中，所述至少一个i型半导体岛是由本征非晶硅构成的至少一个的i型a-Si岛。本专利技术一实施方式的显示装置，具备上述任一项所述的薄膜晶体管，具备具有多个像素的显示区域，所述薄膜晶体管配置于所述多个像素的每一个中。本专利技术一实施方式的薄膜晶体管的制造方法，所述薄膜晶体管支承于基板，包含：在所述基板上，形成包括栅电极、覆盖所述栅电极的栅极绝缘层以及包含多晶硅区域的半导体层的工序；在所述半导体层上以与所述半导体层的成为沟道区域的部分接触的方式形成由本征半导体构成的至少一个i型半导体岛的工序，所述至少一个i型半导体岛具有比所述多晶硅区域大的带隙；形成保护绝缘层的工序，所述保护绝缘层覆盖所述半导体层的成为所述沟道区域的部分以及所述至少一个i型半导体岛，并且使位于所述半导体层的成为所述沟道区域的部分的两侧的第一区域以及第二区域露出；以覆盖所述半导体层及所述保护绝缘层的方式依次形成接触层形成用硅膜和导电膜的工序；源极/漏极分离工序，将所述保护绝缘层作为蚀刻阻挡层，通过进行所述接触层形成用硅膜和所述导电膜的图案化，从所述接触层形成用硅膜形成与所述第一区域相接的第一接触层以及与所述第二区域相接的第二接触层，从所述导电膜形成与所述第一接触层相接的源电极以及与所述第二接触层相接的漏电极。在某个实施方式中，在形成所述至少一个i型半导体岛的工序中，利用CVD法成膜的初期生长阶段，形成所述至少一个i型半导体岛。在某个实施方式中，在形成所述至少一个i型半导体岛的工序中，在所述半导体层上形成由本征半导体构成的i型半导体膜，通过进行所述i型半导体膜的图案化，形成所述至少一个i型半导体岛。在某个实施方式中，所述接触层形成用硅膜为n+型非晶硅膜。在某个实施方式中，所述至少一个i型半导体岛是由本征非晶硅构成的至少一个i型a-Si岛。本专利技术一实施方式的薄膜晶体管的制造方法，所述薄膜晶体管支承于基板，在所述基板上，形成包括栅电极、覆盖所述栅电极的栅极绝缘层以及包含多晶硅区域的半导体层的工序；在所述半导体层上以与所述半导体层接触的方式依次形成由本征非晶硅构成的i型a-Si膜、由n+型非晶硅构成的n+型a-Si膜以及导电膜的工序；源极-漏极分离工序，通过进行所述i型a-Si膜、所述n+型a-Si膜和所述导电膜的图案化，由所述i型a-Si膜和所述n+型a-Si膜形成与所述半导体层的一部分接触的第一接触层以及与所述半导体层的另一部分接触的第二接触层，由所述导电膜形成与所述第一接触层接触的源电极以及与所述第二接触层接触的漏电极，在所述源极-漏极分离工序中，以所述i型本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管，其特征在于，包括：/n基板；/n栅电极，由所述基板支承；/n栅极绝缘层，覆盖所述栅电极；/n半导体层，配置于所述栅极绝缘层上，且包含多晶硅区域，所述多晶硅区域包括第一区域、第二区域以及沟道区域，所述沟道区域位于所述第一区域和所述第二区域之间；/n源电极，电连接于所述第一区域；/n漏电极，电连接于所述第二区域；/n所述薄膜晶体管还具有至少一个i型半导体岛，所述至少一个i型半导体岛以与所述沟道区域直接接触的方式配置在所述沟道区域上，并由本征半导体构成，且具有比所述多晶硅区域大的带隙，/n从所述基板的法线方向观察时，所述至少一个i型半导体岛与所述第一区域及所述第二区域的至少一个不重叠。/n

【技术特征摘要】
【国外来华专利技术】1.一种薄膜晶体管，其特征在于，包括：
基板；
栅电极，由所述基板支承；
栅极绝缘层，覆盖所述栅电极；
半导体层，配置于所述栅极绝缘层上，且包含多晶硅区域，所述多晶硅区域包括第一区域、第二区域以及沟道区域，所述沟道区域位于所述第一区域和所述第二区域之间；
源电极，电连接于所述第一区域；
漏电极，电连接于所述第二区域；
所述薄膜晶体管还具有至少一个i型半导体岛，所述至少一个i型半导体岛以与所述沟道区域直接接触的方式配置在所述沟道区域上，并由本征半导体构成，且具有比所述多晶硅区域大的带隙，
从所述基板的法线方向观察时，所述至少一个i型半导体岛与所述第一区域及所述第二区域的至少一个不重叠。


2.如权利要求1所述的薄膜晶体管，其特征在于，
所述至少一个i型半导体岛包含离散地配置的多个i型半导体岛。


3.如权利要求2所述的薄膜晶体管，其特征在于，
所述多个i型半导体岛的大小彼此不同。


4.如权利要求2所述的薄膜晶体管，其特征在于，
所述多个i型半导体岛以预定的图案配置。


5.如权利要求1-4中任一项所述的薄膜晶体管，其特征在于，
从所述基板的法线方向观察时，所述沟道区域中的与所述至少一个i型半导体岛相接的部分的合计面积为所述沟道区域整体的面积的20％以上且90％以下。


6.如权利要求1-5中任一项所述的薄膜晶体管，其特征在于，
所述薄膜晶体管为蚀刻阻挡型，
所述薄膜晶体管还具有保护绝缘层，所述保护绝缘层配置于所述半导体层与所述源电极及所述漏电极之间，并覆盖所述沟道区域，
所述保护绝缘层与所述沟道区域及所述至少一个i型半导体岛直接接触。


7.如权利要求6所述的薄膜晶体管，其特征在于，
所述源电极经由第一接触层与所述半导体层的所述第一区域连接，所述漏电极经由第二接触层与所述半导体层的所述第二区域连接，
所述第一接触层与所述第二接触层分别包含由n+型非晶硅构成的n+型a-Si层，所述n+型a-Si层以与所述半导体层接触的方式配置在所述半导体层以及所述保护绝缘层上。


8.如权利要求1-5中任一项所述的薄膜晶体管，其特征在于，
所述薄膜晶体管是沟道蚀刻型，
所述薄膜晶体管还具有无机绝缘层，所述无机绝缘层覆盖所述半导体层、所述源电极以及所述漏电极，
所述无机绝缘层与所述沟道区域及所述至少一个i型半导体岛直接接触。


9.如权利要求8所述的薄膜晶体管，其特征在于，
所述源电极经由第一接触层与所述半导体层的所述第一区域连接，所述漏电极经由第二接触层与所述半导体层的所述第二区域连接，
所述第一接触层与所述第二接触层分别具有层叠构造，所述层叠构造包括：i型a-Si层，以与所述半导体层接触的方式配置，且由本征的非晶硅构成；以及n+型a-Si层，配置在所述i型a-Si层上，且由n+型非晶硅构成。


10.如权利要求1-9中任一项所述的薄膜晶体管，其特征在于，
在从所述基板的法线方向观察时，所述半导体层还包括配置于所述多晶硅区域的外侧的非晶硅区域。


11.如权利要求1-10中任一项所述的薄膜晶体管，其特征在于，
所述至少一个i型半导体岛是由本征非晶硅构成的至少一个的i型a-Si岛。


12.一种显示装置，具备权利要求1-11中任一项所述的薄膜晶体管，
具备显示区域，所述显示区域具有多个像素，

【专利技术属性】
技术研发人员：大田裕之，
申请(专利权)人：堺显示器制品株式会社，
类型：发明
国别省市：日本;JP