存储器管理制造技术

一种设备具有控制器和存储器单元阵列，所述阵列包含包括多个行的第一区段和包括多个行的第二区段。所述控制器经配置以与损耗平衡相关联地：将存储在所述第一区段的第一行中的数据从所述一行转移到寄存器；当感测所述第一区段的第二行中的数据时，将所述数据从所述寄存器转移到所述第二区段的目的地行。

【技术实现步骤摘要】
【国外来华专利技术】存储器管理
本专利技术大体涉及例如存储器的设备以及其操作，且更特定来说，涉及存储器管理。
技术介绍
存储器装置通常经提供为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性和非易失性存储器的许多不同类型存储器。易失性存储器可需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在不被供电时保存所存储的数据来提供持久数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)、铁电随机存取存储器(FeRAM)及磁阻随机存取存储器(MRAM))等等。存储器单元通常布置在存储器阵列中。在一些实例中，作为存储器管理过程的部分，阵列可经损耗平衡以防止阵列的部分的过度使用，此可导致所述部分发生故障。损耗平衡可通过将使用分散到阵列的各种部分(例如，使得所述部分经历类似的使用)来延长装置的使用寿命。附图说明图1是说明根据本专利技术的若干实施例的设备的框图。图2是根据本专利技术的若干实施例的存储器阵列的部分以及相关联组件的框图。图3A说明根据本专利技术的若干实施例的存储器阵列的部分的实例。图3B说明根据本专利技术的若干实施例的存储器单元的实例。图4A说明根据本专利技术的若干实施例的在阵列内转移数据期间应用到存储器阵列的信号。图4B说明根据本专利技术的若干实施例的在存储器阵列内转移数据期间的数据信号和相关联控制信号。具体实施方式本专利技术涉及设备(例如非易失性存储器(例如，FeRAM、快闪存储器等))中的技术改进。例如，相比于先前方法，所公开的实施例减少执行存储器管理操作(例如，损耗平衡操作)所花费的时间。损耗平衡可涉及将数据从存储器阵列的一个区段(例如，子阵列)中的源位置(例如，源行)转移到存储器阵列的另一区段中的目标位置(例如，目标行)且将源位置的地址映射到目标位置的地址。源行和目标行可划分为可寻址部分，且数据可一次一部分地从源行转移到目标行。在先前方法中，所述部分可串行地一个接一个地转移。例如，以下转移序列可对每一源行的每一部分重复：激活源行；在源行被激活时感测源行的部分，在源被激活时将源行的经感测部分转移到寄存器；将源行解除激活；激活目标行；且在目标行被激活时将源行的部分从寄存器转移到目标行的部分。但是，此可为费时的，且可减缓存储器的操作，尤其对于其中损耗平衡不作为后台操作执行的实例。本专利技术通过在目标行及源行被同时并行激活时感测来自源行的数据同时与之并行地将数据从寄存器转移到目标行来解决与先前方法相关联的问题。相比于先前方法，此致使存储器管理周期时间及损耗平衡时间缩短，且因此致使存储器得到改进。在以下具体实施方式中，参考形成其部分的附图，且其中通过说明展示特定实例。在附图中，在若干视图中，类似元件符号描述大体类似的组件。可利用其它实例，且可在不脱离本专利技术的范围的情况下进行结构改变、逻辑改变及电气改变。因此，以下具体实施方式不应视为是限制性的，且本专利技术的范围仅由所附权利要求术及其等效物定义。本文的图遵循编号惯例，其中第一位或前几位数字对应于图号且剩余数字识别图中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字识别。如将了解，可添加、交换及/或消除本文的各种实施例中展示的元件以提供本专利技术的若干额外实施例。另外，如将了解，图中提供的元件的比例和相对尺度意在说明本专利技术的实施例且不应视为是限制性的。如本文使用，“若干”某物可指代一或多个此类事物。例如，若干存储器单元可指代一或多个存储器单元。“多个”某物是指两个或更多个。如本文使用，同时执行多个动作是指动作在特定时段内至少部分重叠。如本文中使用，术语“耦合”可包含电耦合、直接耦合及/或直接连接而没有中介元件(例如，通过直接物理接触)或与中介元件间接耦合及/或连接。术语耦合可进一步包含彼此协作或相互作用(例如，以因果关系)的两个或更多个元件。图1是说明根据本专利技术的若干实施例的设备(例如电子系统)的框图。电子系统包含耦合到主机103的存储器系统(例如，非易失性存储器101(例如，FeRAM、快闪存储器等))。在一些实例中，主机103可为例如在个人计算机、手持式装置、蜂窝式电话等中的计算系统的部分。存储器101包含存储器装置102和控制器104(例如，存储器控制器)。控制器104可包含(例如)处理器。控制器104可通过连接105从主机103接收命令信号(或命令)、地址信号(或地址)及数据信号(或数据)，且可通过连接105将数据输出到主机103。存储器装置102可包含非易失性存储器单元的存储器阵列106。存储器阵列106可包含铁电存储器阵列、交叉点存储器阵列、快闪存储器阵列(例如，NAND快闪存储器阵列)等。在一些实例中，存储器阵列106划分为区段(例如，子阵列107-1及107-2)，但可(例如)存在多于两个子阵列107。如本文中使用，存储器(例如，101)、控制器(例如104)及/或存储器阵列(例如，106)可单独视为“设备”。存储器装置102可包含锁存通过I/O电路112在I/O连接110上提供的地址信号的地址电路108。可由行解码器114和列解码器116接收且解码地址信号以存取存储器阵列106。存储器装置102可通过使用感测/缓冲电路感测存储器阵列列中的电压及/或电流改变而读取存储器阵列106中的数据，感测/缓冲电路在一些实例中可为读取/锁存电路120。读取/锁存电路120可读取且锁存来自存储器阵列106的数据。可包含用于通过I/O连接110与控制器104进行双向数据通信的I/O电路112。可包含用于将数据写入到存储器阵列106的写入电路122。读取锁存电路120可包含耦合到子阵列107-1的第一寄存器。读取锁存电路120可包含耦合到子阵列107-2及第一寄存器的第二寄存器。在一些实例中，数据可在存储器管理操作(例如，损耗平衡操作)期间经由第一寄存器从子阵列107-1(例如，作为源子阵列操作)转移到第二寄存器，且保存。例如，当感测子阵列107-1中的其它数据时，数据可在后续损耗平衡操作期间从第二寄存器转移到子阵列107-2(例如，作为目的地子阵列操作)。例如，可在目的地行及源行被同时并行激活时感测来自子阵列107-1中的源行的数据同时与之并行地将数据从第二寄存器转移到子阵列107-2中的目的地行。保存在第二寄存器中的数据可在损耗平衡操作之间执行的读取操作期间输出到I/O电路112。例如，控制器104可将子阵列107-1中的行的地址(数据已经从所述行转移到第二寄存器)映射到第二寄存器。在一些实例中，控制器104可经配置以在存储器装置102断电时(例如，响应于预期的或非预期的电力损失)将第二寄存器中的数据转移到子阵列107-2中的目的地行。控制电路124可解码通过接口总线1本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n存储器单元阵列，其包括：/n第一区段，其包括多个行；及/n第二区段，其包括多个行；及/n控制器，其经配置以与损耗平衡相关联地：/n将存储在所述第一区段的第一行中的数据从所述第一行转移到寄存器；及/n当感测所述第一区段的第二行中的数据时，将所述数据从所述寄存器转移到所述第二区段的目的地行。/n

【技术特征摘要】
【国外来华专利技术】20180530 US 15/992,9721.一种设备，其包括：
存储器单元阵列，其包括：
第一区段，其包括多个行；及
第二区段，其包括多个行；及
控制器，其经配置以与损耗平衡相关联地：
将存储在所述第一区段的第一行中的数据从所述第一行转移到寄存器；及
当感测所述第一区段的第二行中的数据时，将所述数据从所述寄存器转移到所述第二区段的目的地行。


2.根据权利要求1所述的设备，其中所述控制器经配置以并行地同时激活所述第二行及所述目的地行以在感测所述第二行中的所述数据时将所述数据从所述寄存器转移到目的地行。


3.根据权利要求1所述的设备，其中当感测所述第二行中的所述数据时，所述第二行中的所述数据被毁坏。


4.根据权利要求1到3中任一权利要求所述的设备，其中所述控制器经配置以将所述数据从所述第一行转移到所述寄存器包括所述控制器经配置以将所述数据的若干部分的相应部分从所述第一行转移到所述寄存器的相应区段。


5.根据权利要求1到3中任一权利要求所述的设备，其中所述控制器经配置以将所述数据从所述寄存器转移到所述第二区段中的所述目的地行包括所述控制器经配置以将所述数据的部分从所述寄存器的相应区段转移到所述第二区段中的所述行的相应部分。


6.根据权利要求1到3中任一权利要求所述的设备，其中所述控制器经配置以当感测所述第一区段的所述第二行中的数据时将所述数据从所述寄存器转移到所述第二区段中的所述目的地行包括所述控制器经配置以当感测所述第二行中的所述数据时将所述数据从所述寄存器转移到耦合到所述第二区段中的所述目的地行的感测放大器。


7.一种设备，其包括：
存储器单元阵列，其包括：
第一区段，其包括多个行；及
第二区段，其包括多个行；及
控制器，其经配置以：
将所述第一区段的第一行中的数据从所述第一行转移到第一寄存器；
将所述数据从所述第一寄存器转移到第二寄存器；及
与将所述第二寄存器中的所述数据从所述第二寄存器转移到所述第二区段中的行同时且并行地将所述第一区段的第二行中的数据从所述第二行转移到所述第一寄存器。


8.根据权利要求7所述的设备，其中所述控制器经配置以与感测所述第二行中的所述数据同时且并行地对所述第二区段中的所述行进行预充电。


9.根据权利要求7所述的设备，其中所述控制器经配置以在将所述数据发送到所述第二寄存器之前使用错误校正码校正来自所述第一寄存器的所述数据。


10.根据权利要求7到9中任一权利要求所述的设备，其中所述控制器经配置以
将所述第一行中的所述数据从所述第一行转移到所述第一寄存器包括所述控制器经配置以将所述第一行中的所述数据的若干部分一次一部分地转移到所述第一寄存器；及
将所述数据从所述第一寄存器转移到所述第二寄存器包括所述控制器经配置以将所述数据的每一部分从所述第一寄存器转移到所述第二寄存器的不同区段，使得所述第二寄存器含有所述数据的所述若干部分。


11.根据权利要求7到9中任一权利要求所述的设备，其中
从所述第二寄存器转移的所述数据从所述第二寄存器的第一区段转移；
所述控制器经配置以与将所述第二寄存器的第二区段中的数据转移到所述第二区段中的所述行同时且并行地进行将所述第一寄存器中的所述数据转移到所述第二寄存器的所述第一区段；及
所述数据从所述第二寄存器的所述第一区段转移到所述第二区段中的所述行的第一部分，且所述第二寄存器的所述第二区段中的所述数据转移到所述第二区段中的所述行的第二部分。


12.根据权利要求7到9中任一权利要求所述的设备，其中所述控制器经配置以响应于损耗平衡命令将所述数据从所述第一行转移到所述第一寄存器且将所述数据从所述第一寄存器转移到所述第二寄存器，且响应于后续损耗平衡命令将所述数据从所述第二行转移到所述第一寄存器且将所述第二寄存器中的所述数据转移到所述第二区段中的所述行。


13.一种设备，其包括：
存储器单元阵列，其包括：
第一区段，其包括多个存储器单元行；及
第二区段，其包括多个存储器单元行；及
寄存器，其耦合到所述第一区段及所述第二区段，所述寄存器包括多个区段；及
控制器，其经配置以执行存储器管理操作，所述存储器管理操...

【专利技术属性】
技术研发人员：J·D·波特，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US