具有高抗静电能力的GaN基LED外延结构及生长方法技术

本发明专利技术公开了具有高抗静电能力的GaN基LED外延结构及生长方法，该外延结构自下而上依次为衬底、缓冲层、n型层、应力调节层、多量子阱层和p型层，在n型层和多量子阱层之间生长有应力调节层，该应力调节层包括从下向上依次叠加的掺杂Si的抗静电层、位错阻挡层。这种结构中的所述抗静电层在生长过程中掺Si并开启大量V形坑，V形坑作为漏电通道在加反向静电压的时候能够有效的引导冲击电流从V形坑中传导，使冲击电流分布均匀，大大降低芯片被击穿的可能性，有效提高GaN基LED的抗静电能力。

【技术实现步骤摘要】
具有高抗静电能力的GaN基LED外延结构及生长方法
本专利技术涉及半导体发光器件，尤其是涉及具有高抗静电能力的GaN基LED外延结构及生长方法。
技术介绍
近年来，GaN基发光二极管（LED）的研制取得了重大进展。电光转换效率的提高以及制造成本的降低，使具有高效、环保、节寿命长等显著特点的LED广泛用于显示屏、指示灯、景观照明、户外照明、汽车灯等很多领域。然而，GaN在生长过程中容易造成大量的晶格缺陷，这些晶格缺陷过多就会造成p-n结发生隧道击穿，从而大大降低器件的抗静电能力，容易导致器件失效，这就严重束缚了LED的广泛应用，尤其是在极端环境下的进一步使用。通常提高抗静电能力的办法是在n层插入一层AlGaN层或者采用δ-硅掺杂等，但是提高有限。
技术实现思路
本专利技术的第一个目的在于提供一种具有高抗静电能力的GaN基LED外延结构，该结构是在n型层和多量子阱层之间生长应力调节层，应力调节层包含掺杂的抗静电层和位错阻挡层两层，该结构的芯片在LED反向偏置时，引导冲击电流从V形坑中传导，能使得芯片承受超万伏静电。本专利技术的第二个目的在于提供具有高抗静电能力的GaN基LED外延结构的生长方法。本专利技术的第一个目的是这样实现的：具有高抗静电能力的GaN基LED外延结构，包括衬底、依次形成于衬底上的缓冲层、n型层、多量子阱层和p型层；特征是：在n型层和多量子阱层之间生长有应力调节层，该应力调节层包括掺杂Si的抗静电层、位错阻挡层。其中，所述抗静电层由GaN构成，掺Si浓度为1×1017-5×1017cm-2，厚度为100-200nm。在抗静电层中分布有大量V形坑。位错阻挡层由InxGa1-xN阱和InyGa1-yN垒的周期结构组成，周期数为k，InxGa1-xN阱的禁带宽度小于InyGa1-yN垒的禁带宽度，其中：InxGa1-xN阱中：0≤x≤1；InyGa1-yN垒中：0≤y≤1,y<x；周期数0<k≤50。多量子阱层由InmGa1-mN阱和AlnInqGa1-n-qN垒的周期结构组成，周期数为t，InmGa1-mN阱的禁带宽度小于AlnInqGa1-n-qN垒的禁带宽度，其中：InmGa1-mN阱中：0≤m≤1；AlnInqGa1-n-qN垒中：0≤n≤1，0≤q≤1，0≤n+q≤1；周期数1≤t≤15。p型层由p-AliInjGa1-i-jN构成，其中：0≤i≤1，0≤j≤1，0≤i+j≤1。衬底为Al2O3、SiC、Si或GaN中的一种。本专利技术的第二个目的是这样实现的：具有高抗静电能力的GaN基LED外延结构的生长方法，包括以下步骤：A、将衬底装入MOCVD反应室；B、生长AlN或GaN缓冲层；C、生长n型层；D、生长应力调节层：应力调节层由从下向上依次掺Si的抗静电层、位错阻挡层组成；抗静电层在低温N2载气下生长，生长温度在850-1000度之间,厚度在100-200nm之间；E、生长多量子阱层；F、生长p型层，得到外延片；G、将外延片制作成芯片，进行封装，得到最终的具有高抗静电能力的GaN基LED。本专利技术通过在n型层与多量子阱之间加入掺杂Si的抗静电层、位错阻挡层，能实现提高LED的可靠性的目的，其原理如下：低温N2载气条件下生长n型掺杂的GaN，在生长这层的过程中会沿着位错线开启大量V形坑，之后再生长InxGa1-xN/InyGa1-yN超晶格位错阻挡层过滤位错，改善后续的量子阱的晶体质量。正向导通时，在极小电流下，V形坑侧壁掺杂的抗静电层里的电子会直接与p层的空穴复合发光，说明此处形成漏电通道。加反向静电压后，由于V形坑是漏电通道，相比平台处，冲击电流更容易从V形坑里分流导走，因此能大大提高器件的抗静电性能。与其他提高GaN基LED抗静电性能的方法相比，本专利技术将提高器件可靠性的工艺融于材料的生长过程中，无需额外的工序，不增加器件的制造成本，不影响芯片制造的合格率。与经典LED结构相比，本专利技术能保持V形坑的尺寸一致，量子阱的晶体质量以及In的并入等不会受到影响，因此在LED正向导通工作时，不会影响平台上多量子阱内的载流子注入，因此也不会影响LED的光强。本专利技术能通过改变抗静电层的厚度，对LED的抗静电能力进行有效控制。附图说明图1为GaN基多量子阱LED的典型结构示意图；图2为本专利技术的GaN基多量子阱LED的结构示意图。具体实施方式下面结合实施例并对照附图对本专利技术进行进一步的说明。如图2所示，本实验采用ThomasSwan紧耦合喷淋式（CCS）MOCVD系统进行外延生长。所用衬底为Si衬底，所用金属有机源包括三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铝(TMAl)和三甲基铟(TMIn)，N源为氨气(NH3)，载气为N2和H2，p型掺杂剂和n型掺杂剂分别为Cp2Mg和SiH4。具有高抗静电能力的GaN基LED外延结构的生长方法，包括以下步骤：A、将干净的（111）晶面硅衬底101装入MOCVD反应室，在H2气氛下，1200℃，压力为100Torr，烘烤15分钟；B、降温至950℃，压力为100Torr，往MOCVD反应室内通入TMAl，通入时间为60s；C、升温至1200℃，压力为100Torr，通入TMAl和NH3，生长120nm左右的AlN缓冲层201；D、在温度为1150℃，压力为200Torr的条件下生长3μm左右的n型GaN层301，掺Si浓度为5×1018；E、降温至950℃，压力为200Torr，在N2气氛下生长100nm左右的LT-GaN抗静电层401，掺Si浓度为1×1017；F、位错阻挡层402为InGaN/GaN超晶格，其中InxGa1-xN（x=0.07）和GaN的厚度分别为50A和20A左右，周期数为15；生长温度为930℃，压力为200Torr；G、多量子阱层501为InGaN/GaN量子阱，其中InxGa1-xN（x=0.25）和GaN的厚度分别为28A和100A左右，周期数为10；H、在温度为1050℃，压力为75Torr的条件下生长20nm左右的p型AlxGa1-xN（x=0.15）层；压力升至200Torr下生长200nm左右的p型GaN层；之后生长20nm左右的高掺p型GaN层。p型层601包括p型AlxGa1-xN层、p型GaN层和高掺p型GaN层。步骤E中的抗静电层401在生长过程中会沿着位错线701产生V形坑，其中侧壁802的厚度则远小于平台801的厚度，掺杂的抗静电层在小电流下的时候电子与V形坑p层的空穴直接复合发光，这个位置相比其他区域更容易导通，在加反向静电压的时候，冲击电流被V形坑引导分流，从而提高LED100的可靠性。本文档来自技高网...

【技术保护点】
1.具有高抗静电能力的GaN基LED外延结构，包括衬底、依次形成于衬底上的缓冲层、n型层、多量子阱层和p型层；其特征在于：在n型层和多量子阱层之间生长有应力调节层，该应力调节层包括掺杂Si的抗静电层、位错阻挡层。/n

【技术特征摘要】
1.具有高抗静电能力的GaN基LED外延结构，包括衬底、依次形成于衬底上的缓冲层、n型层、多量子阱层和p型层；其特征在于：在n型层和多量子阱层之间生长有应力调节层，该应力调节层包括掺杂Si的抗静电层、位错阻挡层。


2.根据权利要求1所述的具有高抗静电能力的GaN基LED外延结构，其特征在于：所述抗静电层由GaN构成，掺Si浓度为1×1017-5×1017cm-2，厚度为100-200nm。


3.根据权利要求1或2所述的具有高抗静电能力的GaN基LED外延结构，其特征在于：在抗静电层中分布有大量V形坑。


4.根据权利要求1所述的具有高抗静电能力的GaN基LED外延结构，其特征在于：位错阻挡层由InxGa1-xN阱和InyGa1-yN垒的周期结构组成，周期数为k，InxGa1-xN阱的禁带宽度小于InyGa1-yN垒的禁带宽度，其中：InxGa1-xN阱中：0≤x≤1；InyGa1-yN垒中：0≤y≤1,y<x；周期数0<k≤50。


5.根据权利要求1所述的具有高抗静电能力的GaN基LED外延结构，其特征在于：多量子阱层由InmGa1-mN阱和AlnInqGa1-n-qN垒的周期结构组成，周...

【专利技术属性】
技术研发人员：王小兰，袁旭，张建立，郑畅达，高江东，潘拴，
申请(专利权)人：南昌大学，南昌硅基半导体科技有限公司，
类型：发明
国别省市：江西;36