术中神经监测系统及其恒流、恒压信号的共用发生电路技术方案

本实用新型专利技术提供的术中神经监测系统及其恒流、恒压信号的共用发生电路，通过高压产生模块提供第一电源电压，为恒压刺激控制模块和恒流刺激控制模块供电；恒压刺激控制模块接收恒压控制信号，根据所述恒压控制信号的电压向换向输出模块输出对应的第一电压；恒流刺激控制模块接收恒流控制信号，根据所述恒流控制信号的电压向换向输出模块输出对应的第一电流；脉冲控制模块接收换向控制信号，根据所述换向控制信号向换向输出模块输出单相脉冲信号或双相脉冲信号；换向输出模块连接负载，向负载输出单相恒流脉冲信号、单相恒压脉冲信号、双相恒流脉冲信号或双相恒压脉冲信号。可见，共用发生电路既能输出恒流信号，又能输出恒压信号，降低了成本。

【技术实现步骤摘要】
术中神经监测系统及其恒流、恒压信号的共用发生电路
本技术涉及医疗器械领域，具体涉及术中神经监测系统及其恒流、恒压信号的共用发生电路。
技术介绍
术中神经监测系统(术中神经电生理监测系统)用于监测手术过程中神经功能的完整性，减少神经损伤，是提高手术质量的一个不可缺少的重要组成部分。目前术中神经监测已经越来越普遍的应用于神经外科、骨科、脊柱矫形外科等临床手术中。其主要通过特定的电脉冲刺激神经，观察患者神经各项指标及神经功能情况，有效地估价处于手术危险状态下病人神经功能的完整性，减少神经损伤的机会，提高手术质量。目前术中神经监测系统均是将恒流信号发生电路和恒压信号发生电路分别设计制作，成本高，占用空间大。
技术实现思路
本技术主要提供一种术中神经监测系统及其恒流、恒压信号的共用发生电路，以降低成本。一实施例提供一种恒流信号和恒压信号的共用发生电路，包括高压产生模块、恒压刺激控制模块、恒流刺激控制模块、脉冲控制模块和换向输出模块；所述高压产生模块用于提供第一电源电压，为恒压刺激控制模块和恒流刺激控制模块供电；恒压刺激控制模块用于接收恒压控制信号，根据所述恒压控制信号的电压向换向输出模块输出对应的第一电压；恒流刺激控制模块用于接收恒流控制信号，根据所述恒流控制信号的电压向换向输出模块输出对应的第一电流；脉冲控制模块用于接收换向控制信号，根据所述换向控制信号向换向输出模块输出单相脉冲信号或双相脉冲信号；换向输出模块用于连接负载，向负载输出单相恒流脉冲信号、单相恒压脉冲信号、双相恒流脉冲信号或双相恒压脉冲信号。所述的共用发生电路中，所述恒流刺激控制模块包括第一运算放大器、第二运算放大器、第一晶体管、第二晶体管和第一电阻；所述第一晶体管的第一极用于连接负载的一端，第一晶体管的控制极连接第一运算放大器的输出端，第一晶体管的第二极连接第一电阻的一端以及第一运算放大器的第二输入端；所述第一运算放大器的第一输入端用于接收第一恒流控制信号，所述第一电阻的另一端接地；所述第二晶体管的第一极用于连接负载的另一端，第二晶体管的控制极连接第二运算放大器的输出端，第二晶体管的第二极连接第一电阻的一端以及第二运算放大器的第二输入端；所述第二运算放大器的第一输入端用于接收第二恒流控制信号。所述的共用发生电路中，所述换向输出模块包括第三晶体管和第四晶体管；所述第三晶体管的第一极连接恒压刺激控制模块的输出端和第四晶体管的第一极；第三晶体管的第二极连接负载的一端，第四晶体管的第二极连接负载的另一端；第三晶体管的控制极连接脉冲控制模块的第一输出端，第四晶体管的控制极连接脉冲控制模块的第二输出端；所述第一晶体管、第二晶体管、第三晶体管和第四晶体管形成H桥。所述的共用发生电路中，所述第三晶体管为第一PMOS管，第一PMOS管的源极为第三晶体管的第一极，第一PMOS管的漏极为第三晶体管的第二极，第一PMOS管的栅极为第三晶体管的控制极；第四晶体管为第二PMOS管，第二PMOS管的源极为第四晶体管的第一极，第二PMOS管的漏极为第四晶体管的第二极，第二PMOS管的栅极为第四晶体管的控制极。所述的共用发生电路中，所述脉冲控制模块包括：用于间接驱动第一晶体管通断的第一驱动子电路，用于间接驱动第二晶体管通断的第二驱动子电路，用于驱动第三晶体管通断的第三驱动子电路和用于驱动第四晶体管通断的第四驱动子电路；第一驱动子电路的输入端用于接收第一换向控制信号，第一驱动子电路的输出端连接第一运算放大器的第一输入端；第二驱动子电路的输入端用于接收第二换向控制信号，第二驱动子电路的输出端连接第二运算放大器的第一输入端；第三驱动子电路的输入端用于接收第三换向控制信号，第三驱动子电路的输出端连接第三晶体管的控制极；第四驱动子电路的输入端用于接收第四换向控制信号，第四驱动子电路的输出端连接第四晶体管的控制极。所述的共用发生电路中，所述第一驱动子电路包括第二电阻和第五晶体管，所述第二电阻的一端为第一驱动子电路的输入端，第二电阻的另一端连接第五晶体管的控制极，第五晶体管的第一极为第一驱动子电路的输出端，第五晶体管的第二极接地；所述第二驱动子电路包括第三电阻和第六晶体管，所述第三电阻的一端为第二驱动子电路的输入端，第三电阻的另一端连接第六晶体管的控制极，第六晶体管的第一极为第二驱动子电路的输出端，第六晶体管的第二极接地；所述第三驱动子电路包括第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第七晶体管、第八晶体管和第九晶体管；第四电阻的一端为第三驱动子电路的输入端；第四电阻的另一端连接第七晶体管的控制极，并通过第五电阻接地；第七晶体管的第二极通过第六电阻接地，第七晶体管的第一极连接第七电阻的一端和第八电阻的一端；第七电阻的另一端连接恒压刺激控制模块的输出端和第八晶体管的第一极，第八晶体管的控制极连接第八电阻的另一端和第九晶体管的控制极，第八晶体管的第二极连接第九电阻的一端和第九晶体管的第二极，第九晶体管的第一极接地；第九电阻的另一端为第三驱动子电路的输出端；所述第四驱动子电路包括第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十晶体管、第十一晶体管和第十二晶体管；第十电阻的一端为第四驱动子电路的输入端，连接第十一电阻的一端，第十一电阻的另一端接地；第十电阻的另一端连接第十晶体管的控制极；第十晶体管的第二极通过第十二电阻接地，第十晶体管的第一极连接第十三电阻的一端和第十四电阻的一端；第十三电阻的另一端连接恒压刺激控制模块的输出端和第十一晶体管的第一极，第十一晶体管的控制极连接第十四电阻的另一端和第十二晶体管的控制极，第十一晶体管的第二极连接第十五电阻的一端和第十二晶体管的第二极，第十二晶体管的第一极接地；第十五电阻的另一端为第四驱动子电路的输出端。所述的共用发生电路中，所述第一晶体管为第一NMOS管，第一NMOS管的漏极为第一晶体管的第一极，第一NMOS管的源极为第一晶体管的第二极，第一NMOS管的栅极为第一晶体管的控制极；所述第二晶体管为第二NMOS管，第二NMOS管的漏极为第二晶体管的第一极，第二NMOS管的源极为第二晶体管的第二极，第二NMOS管的栅极为第二晶体管的控制极；所述第五晶体管为第三NMOS管，第三NMOS管的漏极为第五晶体管的第一极，第三NMOS管的源极为第五晶体管的第二极，第三NMOS管的栅极为第五晶体管的控制极；所述第六晶体管为第四NMOS管，第四NMOS管的漏极为第六晶体管的第一极，第四NMOS管的源极为第六晶体管的第二极，第四NMOS管的栅极为第六晶体管的控制极；第七晶体管为第一NPN型三极管，第一NPN型三极管的集电极为第七晶体管的第一极，第一NPN型三极管的发射极为第七晶体管的第二极，第一NPN型三极管的基极为第七晶体管的控制极；第八晶体管为第二NPN型三极管，第二NPN型三极管的集电极为第八晶体管的第一极，第二NPN型三极管的发射极为第八晶体管的第二极，第二NPN型三极管的基极为第八晶体管的控制极；第九晶体管为第一P本文档来自技高网...

【技术保护点】
1.一种恒流、恒压信号的共用发生电路,其特征在于，包括高压产生模块、恒压刺激控制模块、恒流刺激控制模块、脉冲控制模块和换向输出模块；/n所述高压产生模块用于提供第一电源电压，为恒压刺激控制模块和恒流刺激控制模块供电；/n恒压刺激控制模块用于接收恒压控制信号，根据所述恒压控制信号的电压向换向输出模块输出对应的第一电压；/n恒流刺激控制模块用于接收恒流控制信号，根据所述恒流控制信号的电压向换向输出模块输出对应的第一电流；/n脉冲控制模块用于接收换向控制信号，根据所述换向控制信号向换向输出模块输出单相脉冲信号或双相脉冲信号；/n换向输出模块用于连接负载，向负载输出单相恒流脉冲信号、单相恒压脉冲信号、双相恒流脉冲信号或双相恒压脉冲信号。/n

【技术特征摘要】
1.一种恒流、恒压信号的共用发生电路,其特征在于，包括高压产生模块、恒压刺激控制模块、恒流刺激控制模块、脉冲控制模块和换向输出模块；
所述高压产生模块用于提供第一电源电压，为恒压刺激控制模块和恒流刺激控制模块供电；
恒压刺激控制模块用于接收恒压控制信号，根据所述恒压控制信号的电压向换向输出模块输出对应的第一电压；
恒流刺激控制模块用于接收恒流控制信号，根据所述恒流控制信号的电压向换向输出模块输出对应的第一电流；
脉冲控制模块用于接收换向控制信号，根据所述换向控制信号向换向输出模块输出单相脉冲信号或双相脉冲信号；
换向输出模块用于连接负载，向负载输出单相恒流脉冲信号、单相恒压脉冲信号、双相恒流脉冲信号或双相恒压脉冲信号。


2.如权利要求1所述的共用发生电路，其特征在于，所述恒流刺激控制模块包括第一运算放大器、第二运算放大器、第一晶体管、第二晶体管和第一电阻；所述第一晶体管的第一极用于连接负载的一端，第一晶体管的控制极连接第一运算放大器的输出端，第一晶体管的第二极连接第一电阻的一端以及第一运算放大器的第二输入端；所述第一运算放大器的第一输入端用于接收第一恒流控制信号，所述第一电阻的另一端接地；所述第二晶体管的第一极用于连接负载的另一端，第二晶体管的控制极连接第二运算放大器的输出端，第二晶体管的第二极连接第一电阻的一端以及第二运算放大器的第二输入端；所述第二运算放大器的第一输入端用于接收第二恒流控制信号。


3.如权利要求2所述的共用发生电路，其特征在于，所述换向输出模块包括第三晶体管和第四晶体管；所述第三晶体管的第一极连接恒压刺激控制模块的输出端和第四晶体管的第一极；第三晶体管的第二极连接负载的一端，第四晶体管的第二极连接负载的另一端；第三晶体管的控制极连接脉冲控制模块的第一输出端，第四晶体管的控制极连接脉冲控制模块的第二输出端；所述第一晶体管、第二晶体管、第三晶体管和第四晶体管形成H桥。


4.如权利要求3所述的共用发生电路，其特征在于，所述第三晶体管为第一PMOS管，第一PMOS管的源极为第三晶体管的第一极，第一PMOS管的漏极为第三晶体管的第二极，第一PMOS管的栅极为第三晶体管的控制极；第四晶体管为第二PMOS管，第二PMOS管的源极为第四晶体管的第一极，第二PMOS管的漏极为第四晶体管的第二极，第二PMOS管的栅极为第四晶体管的控制极。


5.如权利要求3或4所述的共用发生电路，其特征在于，所述脉冲控制模块包括：用于间接驱动第一晶体管通断的第一驱动子电路，用于间接驱动第二晶体管通断的第二驱动子电路，用于驱动第三晶体管通断的第三驱动子电路和用于驱动第四晶体管通断的第四驱动子电路；第一驱动子电路的输入端用于接收第一换向控制信号，第一驱动子电路的输出端连接第一运算放大器的第一输入端；第二驱动子电路的输入端用于接收第二换向控制信号，第二驱动子电路的输出端连接第二运算放大器的第一输入端；第三驱动子电路的输入端用于接收第三换向控制信号，第三驱动子电路的输出端连接第三晶体管的控制极；第四驱动子电路的输入端用于接收第四换向控制信号，第四驱动子电路的输出端连接第四晶体管的控制极。


6.如权利要求5所述的共用发生电路，其特征在于，
所述第一驱动子电路包括第二电阻和第五晶体管，所述第二电阻的一端为第一驱动子电路的输入端，第二电阻的另一端连接第五晶体管的控制极，第五晶体管的第一极为第一驱动子电路的输出端，第五晶体管的第二极接地；
所述第二驱动子电路包括第三电阻和第六晶体管，所述第三电阻的一端为第二驱动子电路的输入端，第三电阻的另一端连接第六晶体管的控制极，第六晶体管的第一极为第二驱动子电路的输出端，第六晶体管的第二极接地；
所述第三驱动子电路包括第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第七晶体管、第八晶体管和第九晶体管；第四电阻的一端为第三驱动子电路的输入端；第四电阻的另一端连接第七晶体管的控制极，并通过第五电阻接地；第七晶体管的第二极通过第六电阻接地，第七晶体管的第一极连接第七电阻的一端和第八电阻的一端；第七电阻的另一端连接恒压刺激控制模块的输出端和第八晶体管的第一极，第八晶体管的控制极连接第八电阻的另一端和第九晶体管的控制极，第八晶体管的第二极连接第九电阻的一端和第九晶体管的第二极，第九晶体管的第一极接地；第九电阻的另一端为第三驱动子电路的输出端；
所述第四驱动子电路包括第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十晶体管、第十一晶体管和第十二晶体管；第十电阻的一端为第四驱动子电路的输入端，连接第十一电阻的一端，第十一电阻的另一端接地；第十电阻的另一端连接第十晶体管的控制极；第十晶体管的第二极通过第十二电阻接地，第十晶体管的第一极连接第十三电阻的一端和第十四电阻的一端；第十三电阻的另一端连接恒压刺激控制模块的输出端和第十一晶体管的第一极，第十一晶体管的控制极连接第十四电阻的另一端和第十二晶体管的控制极，第十一晶体管的第二极连接第十五电阻的一端和第十二晶体管的第二极，第十二晶体管的第一极接地；第十五电阻的另一端为第四驱动子电路的输出端。

<...

【专利技术属性】
技术研发人员：郭毅军，周光银，刘君，
申请(专利权)人：重庆西山科技股份有限公司，
类型：新型
国别省市：重庆;50