【技术实现步骤摘要】
一种集成箝位二极管的半导体功率器件
本专利技术主要涉及半导体功率器件的单元结构和器件设计。更具体地,本专利技术涉及一种集成有具有沟槽式场板终端区以避免击穿电压下降的箝位二极管的半导体功率器件的布局优化和器件结构。
技术介绍
在30V~200V的电压范围内,屏蔽栅技术可使器件的芯片尺寸缩小30%~70%,然而,器件的雪崩能力也会同比例衰减。为了解决这一问题,集成漏-源(SD)或栅-漏(GD)箝位二极管于器件中,实现保护漏极和源极的目的。图1A所示为一个现有技术美国专利公开号5,631,187所揭示的一种集成有栅-漏箝位二极管的MOSFET的电路图,其横截面如图1B所示。所述MOSFET形成于N型衬底200之上,在衬底200上表面的N+源区210被一个P体区211所包围。金属层220与N+源区210和P体区211相连,作为源极。同时,沉积金属层222和221于单元结构之上,分别作为栅极和漏极。在栅极和漏极之间,形成一系列背靠背的横穿终端区的多晶硅二极管230,以增强半导体功率器件的雪崩能力。一个保护环(GR)212,位于终端区内、多晶硅二极管230附近,作为维持终端区击穿电压的金属场板的一部分。上述现有技术(美国专利公开号5,631,187)面临的技术难题是:栅-漏(或IGBT的栅-集)箝位二极管必须跨越终端区,而终端区又包围着栅金属垫片和有源区,由于多晶硅层阻挡了终端区的电场,最终导致击穿电压的下降。另一个现有技术(IEEEElectronDeviceLettersVol.20,No.8,Aug.199 ...
【技术保护点】
1.一种半导体功率器件,包括:/n一个外延层,其为所述的第一导电类型,且位于衬底之上;/n多个第一类型栅沟槽,位于有源区内的所述外延层中,且每个所述的第一类型栅沟槽均填充以一个屏蔽栅结构,所述屏蔽栅结构包括一个位于沟槽较低部分、作为屏蔽电极的第一多晶硅层,以及一个位于较高部分、作为栅电极的第二多晶硅层,其中,所述屏蔽电极与所述外延层间通过第一绝缘层实现绝缘,所述栅电极与所述外延层间通过一层栅绝缘层实现绝缘,其中所述栅绝缘层的厚度小于所述第一绝缘层,所述屏蔽电极和所述栅电极间通过第二绝缘层实现彼此间的绝缘。/n一个沟槽式场板终端区,其包括至少一个围绕在所述有源区周围的第二类型栅沟槽,其中每个所述第二类型栅沟槽均填充以所述屏蔽栅电极并连接至所述源金属。/n一个栅-漏(GD)箝位二极管,位于栅金属和沿着所述器件外围的漏金属之间。/n一个栅-源(GS)箝位二极管,位于所述栅金属和所述源金属之间。/n
【技术特征摘要】
20200226 US 16/801,2531.一种半导体功率器件,包括:
一个外延层,其为所述的第一导电类型,且位于衬底之上;
多个第一类型栅沟槽,位于有源区内的所述外延层中,且每个所述的第一类型栅沟槽均填充以一个屏蔽栅结构,所述屏蔽栅结构包括一个位于沟槽较低部分、作为屏蔽电极的第一多晶硅层,以及一个位于较高部分、作为栅电极的第二多晶硅层,其中,所述屏蔽电极与所述外延层间通过第一绝缘层实现绝缘,所述栅电极与所述外延层间通过一层栅绝缘层实现绝缘,其中所述栅绝缘层的厚度小于所述第一绝缘层,所述屏蔽电极和所述栅电极间通过第二绝缘层实现彼此间的绝缘。
一个沟槽式场板终端区,其包括至少一个围绕在所述有源区周围的第二类型栅沟槽,其中每个所述第二类型栅沟槽均填充以所述屏蔽栅电极并连接至所述源金属。
一个栅-漏(GD)箝位二极管,位于栅金属和沿着所述器件外围的漏金属之间。
一个栅-源(GS)箝位二极管,位于所述栅金属和所述源金属之间。
2.如权利要求1所述的半导体功率器件,其特征在于:
所述屏蔽电极掺杂以第二导电类型,所述第二导电类型与所述第一导电类型的掺杂类型相反,且所述栅电极掺杂以所述第一导电类型。
3.如权利要求1所述的半导体功率器件,其特征在于:
所述屏蔽电极和所述栅电极均掺杂以所述第一导电类型。
4.如权利要求1所述的半导体功率器件,其特征在于:
还包括一个填充以所述屏蔽栅电极的第三类型栅沟槽,所述屏蔽栅电极直接对称地分布在所述GD和GS箝位二极管中阳极和阴极的沟槽接触区的正下方,起到缓冲层的作用,以防止栅-漏间的短路。
5.如权利要求1所述的半导体功率器件,其特征在于:
所述GD和GS箝位二极管包括至少一对背靠背的齐纳二极管,所述齐纳二极管由多个交替排列的具有第一导电类型的掺杂区和具有第二导电类型的掺杂区构成,其中所述的第一类型...
【专利技术属性】
技术研发人员:原小明,
申请(专利权)人:南京江智科技有限公司,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。