阵列基板及其显示面板制造技术

本发明专利技术公开了一种具有显示区以及位于显示区外的周边电路区的阵列基板及其显示面板，此种阵列基板包括像素阵列、多条检测短路杆以及多条配线。像素阵列配置于显示区内。检测短路杆配置于周边电路区。配线配置于周边电路区并电性连接至像素阵列，其中至少一条配线分别与多条检测短路杆之一藉由部分共享而连结，且配线与检测短路杆共享的部分构成共享走线。

【技术实现步骤摘要】

本专利技术是有关于一种基板，且特别是有关于一种至少一条配线分别与多条检测短路杆(shorting bar)之一藉由部分共享而连结的阵列基板。技术背景液晶显示面板具有厚度薄、高画质、低消耗功率、无辐射等优点，而成为 显示面板的主流。此外，随着液晶显示面板日益普及，进而造成液晶显示面板 的价格竞争日益激烈。因此，如何有效地降低生产成本以增加竞争力一直是各 家厂商努力的目标。一般来说，液晶显示面板主要是由阵列基板、液晶层以及彩色滤光基板所 构成。其中，为了有效率地制作阵列基板，在阵列工艺(arrayprocess)中通常会 先在母基板上同时进行多个阵列的制作，并适时地于阵列工艺中直接在母基板 上对每一阵列作阵列测试(army test)及修补，以提高合格率。在母基板上完成 阵列工艺后，经由切割工艺，将母基板上的各阵列进行分离，而完成多个阵列 基板的制作。图1A为根据现有技术于母基板上制作完成多个阵列的俯视示意图；图1B 为图1A的母基板进行切割工艺后，其中的一阵列基板100的俯视示意图。请 同时参考图1A与图1B，母基板101上具有多个阵列。母基板101进行切割 工艺后的每一阵列基板100具有显示区Pl与位于显示区Pl外的周围电路区 P2。阵列基板100包括多个像素阵列110、多条检测短路杆120以及多条修补 配线130。多个像素阵列110配置于显示区Pl内。多条检测短路杆120与多 条修补配线130配置于周边电路区P2，且修补配线130电性连接至像素阵列 110，如图1B所绘示，其中上述的阵列测试是藉由检测短路杆120进行电路 检测。在较佳实施例中，母基板101上具有多个对位标记103。对位标记103 用以精准地对位，以避免母基板101进行微影蚀刻工艺、对组或任何需运用到 对位标记103用以精准地对位的工艺时产生偏差。现有技术中，为了提高母基板101的利用率，通常会使得母基板101上的阵列尽可能呈最密排列，或者尽量縮短对位标记103与阵列之间的距离，以降 低成本，例如图1A的母基板101的大小为1300um X 1100um，阵列基板 100呈7 X 4的28片排列方式；然而，此时却容易发生部分阵列基板100的 位置与对位标记103靠太近或是发生对位标记103落入阵列基板100内的问 题，使得在后续液晶显示器的制造过程，例如进行微影蚀刻工艺时、对组或任 何需运用到对位标记103用以精准地对位的工艺中，容易使得机台不易抓取 (catch)对位标记103而产生对位异常，进而影响阵列基板100的制作。为了解决此问题，在相同大小1300um X 1100nm的母基板101情况下， 现有技术采用另外一种基板100的排列方式，例如图1C所绘示的另一种阵列 基板100的排列方式。此种排列方式使得阵列基板100的位置与对位标记103 保持一定距离，使得机台可精确的判读对位标记103，但此种6 X 4的24片 排列方式，却会使得产量减少；另外，因为工艺上其它的工艺范围(process margin)考虑，例如薄膜有效沉积范围(margin),使得阵列在母基板101上的布 局(layout)受限。因此如何能縮小阵列基板100周围电路区P2的面积，使得阵 列基板100整体面积縮小，而能有效地切割阵列基板100以提高母基板101 使用率，进而降低生产液晶显示面板的成本，为本专利技术主要目的之一。
技术实现思路
本专利技术提供一种阵列基板，其具有较小布局面积的周边电路区，提升基板 利用率。本专利技术提供一种显示面板，其具有上述的阵列基板以节省制作的成本。 本专利技术提出一种阵列基板，其具有一显示区以及位于显示区外的一周边电 路区。此阵列基板包括一像素阵列、多条检测短路杆以及多条配线。像素阵列 配置于显示区内。检测短路杆配置于周边电路区。配线配置于周边电路区并电 性连接至像素阵列。此外，至少一条配线分别与多条检测短路杆之一藉由部分 共享而连结，且配线与检测短路杆共享的部分构成一共享走线。本专利技术另提出一种显示面板，此显示面板包括第一基板、第二基板以及液 晶层。第一基板具有显示区以及位于显示区外的周边电路区，且此第一基板包 括像素阵列、多条检测短路杆以及多条配线。像素阵列配置于显示区内。检测短路杆配置于周边电路区。配线配置于周边电路区并电性连接至像素阵列。此 外，至少一条配线分别与那些检测短路杆之一藉由部分共享而连结，且配线与 检测短路杆共享的部分构成共享走线。另外，第二基板配置于第一基板的对向 侧。液晶层配置于第一基板与第二基板之间。在本专利技术的一实施例中，上述的配线具有第一信号源接线以及像素阵列接 线，其中这些配线的至少其一更包括共享走线。第一信号源接线与像素阵列接 线分别配置于共享走线的两侧。在一实施例中，上述的阵列基板更包括数据驱 动电路。数据驱动电路与第一信号源接线连接，且数据驱动电路适于传递驱动 信号。在另一实施例中，上述的第一信号源接线通过接触窗而与对应的共享走 线连接。在另一实施例中，上述的第一信号源接线的材质与共享走线的材质不 同。在一实施例中，上述的配线包括第二信号源接线。第二信号源接线与栅极 驱动电路电性连接，且栅极驱动电路适于传递驱动信号。在本专利技术的另实施例中，上述的检测短路杆具有第一走线。检测短路杆的 至少其一包括共享走线以及第一走线，其中第一走线与共享走线连接。在本专利技术的一实施例中，上述的阵列基板包括拟检测接垫。拟检测接垫与 拟第一走线连接。第一走线与拟第一走线相互对应配置于显示区的两侧，且第 一走线与拟第一走线电性绝缘。在本专利技术的一实施例中，上述的阵列基板包括多条第二走线、多条拟第二 走线以及多个栅极驱动电路。第二走线以及拟第二走线分别与检测短路杆以与 门极驱动电路电性连接。第二走线与拟第二走线相互对应配置于显示区的两 侧，且第二走线与拟第二走线电性绝缘。在本专利技术的一实施例中，上述的阵列基板包括静电防护短路杆。静电防护 短路杆配置于周边电路区，且与检测短路杆电性绝缘。在本专利技术的一实施例中，上述的显示面板包括一数据驱动电路。数据驱动 电路与第一信号源接线连接，且数据驱动电路适于传递驱动信号。在本专利技术的一实施例中，上述的第一信号源接线、共享走线以及像素阵列 接线的材质与检测短路杆的材质相同。在本专利技术的一实施例中，上述的显示面板包括拟检测接垫。拟检测接垫与 拟第一走线连接，第一走线与拟第一走线相互对应配置于显示区的两侧，且第 一走线与拟第一走线电性绝缘。在本专利技术的一实施例中，上述的显示面板包括多条第二走线、多条拟第二 走线以及多个栅极驱动电路。第二走线以及拟第二走线分别与检测短路杆以与 门极驱动电路电性连接，第二走线与拟第二走线相互对应配置于显示区的两 侧，且第二走线与拟第二走线电性绝缘。在本专利技术的一实施例中，上述的显示面板包括一静电防护短路杆。静电防 护短路杆配置于周边电路区，且与检测短路杆电性绝缘。综上所述，本专利技术的阵列基板藉由将周边电路区内的检测短路杆与配线共 享，使得周边电路区的整体面积縮小。换言之，本专利技术的阵列基板具有较佳的 基板利用率。因此，配置有此阵列基板的显示面板具有较低廉的成本。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举实施 例，并配合所附图式，作详细说明如下。附图说明图1A为根据现本文档来自技高网...

【技术保护点】
一种阵列基板，具有一显示区以及位于该显示区外的一周边电路区，其特征在于，该阵列基板包括：　一像素阵列，配置于该显示区内；　多条检测短路杆，配置于该周边电路区；以及　多条配线，配置于该周边电路区并电性连接至该像素阵列，其中至少一条配线分别与该些检测短路杆之一藉由部分共享而连结，且该配线与该检测短路杆共享的部分构成一共享走线。

【技术特征摘要】

【专利技术属性】
技术研发人员：林建宏，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]