一种电源时序控制电路制造技术

一种电源时序控制电路，用于产生N路电源时序控制使能信号(POWER_EN_1,POWER_EN_2…POWER_EN_N)，其包括比较器电路0、参考电压电路、输出使能分压电路和N路比较器模块，比较器电路0负输入端与输入分压电路1相连，其正输入端与输入分压电路2相连；参考电压电路接收比较器电路0的输出电压，产生参考电压VREF；输出使能分压电路，用于产生N路分支电压；N路比较器模块包括N个比较器电路，每一个比较器电路的正输入端接收参考电压电路输出的参考电压VREF，其负输入端分别接收输入分压电路输出的N路分支电压，其输出端分别输出正输入端使能信号(POWER_EN_1,POWER_EN_2…POWER_EN_N)。

【技术实现步骤摘要】
一种电源时序控制电路
本专利技术属于集成电路设计领域，尤其涉及一种电源时序控制电路。
技术介绍
随着集成电路的发展，各种控制芯片如现场可编程逻辑门阵列(FieldProgrammableGateArray，FPGA)和数字信号处理(DigitalSignalProcessing，DSP)，图像传感器芯片如互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)图像传感器(CMOSImageSensor，CIS)等内部集成度越来越高，对供电电源的要求也越来越严格，一方面要保证供电电源波动小、噪声小，另一方面还需要对上电时序提出不同的需求。电源时序控制为微控制器、FPGA、DSP、ADC和其他需要多个电压供电的器件所必需的一项功能。电源时序控制电路能够按照由前级设备到后级设备逐个顺序启动电源，关闭供电电源时则由后级到前级的顺序关闭各类用电设备，这样就能有效的统一管理和控制各类用电设备，避免了人为的失误操作，同时又可减低用电设备在开关瞬间对供电电网的冲击，也避免了感应电流对设备的冲击，确保了整个用电系统的稳定。例如，以需要三路供电电源为例，首先要求上电的是内核供电电源，然后要求上电的是模拟供电电压和数字供电电源，最后要求上电的是IO供电电源。目前，通常采用微控制单元(MicrocontrollerUnit，MCU)和PMIC的方式，系统上电，然后，电源先去控制MCU工作，再去控制PMIC工作，电源管理集成电路(PowerManagementIC，PMIC)，再按先后依次发出各路电源使能信号。虽然上述这种电源时序控制电路的控制精度较高，但是成本大且设计难度大。因此，一般应用场合下，设计一种简单易实现的电源时序控制电路愈加重要。
技术实现思路
本专利技术的目的在于提供一种电源时序控制电路，简单容易地实现电源时序控制功能，为CMOS图像传感器芯片、FPGA芯片、DSP芯片等需要电源时序才能正常工作的芯片提供时序控制。为实现上述目的，本专利技术的技术方案如下：一种电源时序控制电路，用于产生N路电源时序控制使能信号(POWER_EN_1,POWER_EN_2…POWER_EN_N)，其中，N为大于等于2的正整数，其特征在于，包括：比较器电路0，其负输入端与输入分压电路1相连，其正输入端与输入分压电路2相连；其中，所述输入分压电路1输出的电压小于所述输入分压电路2的输出电压；参考电压电路，接收所述比较器电路0的输出电压，产生参考电压VREF；输出使能分压电路，用于产生N路分支电压V1,V2…VN；N路比较器模块，其包括比较器电路1、比较器电路2…比较器电路N；所述比较器电路1、比较器电路2…比较器电路N的正输入端接收所述参考电压电路输出的参考电压VREF，所述比较器电路1、比较器电路2…比较器电路N的负输入端分别接收所述输入分压电路输出的所述N路分支电压V1,V2…VN；所述比较器电路1、比较器电路2…比较器电路N的输出端分别输出所述使能信号POWER_EN_1,POWER_EN_2…POWER_EN_N。进一步地，所述的输入分压电路1包括电阻R1、电阻R2和电容C1，其中，所述电阻R1和电阻R2串接在电源VCC_IN和接地端之间，所述电容C1并接在所述电阻R1和电阻R2的连接点和接地端之间，所述电阻R1和电阻R2的连接点为所述的输入分压电路1的输出端。进一步地，所述电阻R1和电阻R2的阻值相等。进一步地，所述的输入分压电路2包括电阻R5、电阻R6和电容C3，其中，所述电阻R5和电阻R6串接在电源VCC_IN和接地端之间，所述电容C3并接在所述电阻R5和电阻R6的连接点和接地端之间，所述电阻R5和电阻R6的连接点为所述的输入分压电路2的输出端。进一步地，所述电阻R5小于等于所述电阻R6的阻值。进一步地，所述的输出使能分压电路包括M个依次串接在所述输入分压电路(1)的输出端和接地端之间的电阻(第一电阻Rm1,第二电阻Rm2…第M电阻Rmm)，其中，所述第一电阻Rm1和第二电阻Rm2的连接点输出的分支电压(V1)输入到所述比较器电路(1)；所述第二电阻Rm2和第三电阻Rm3的连接点输出的分支电压(V2)输入到所述比较器电路(2)…所述第M-1电阻Rm-1和第M电阻Rmm的连接点输出的分支电压(VN)输入到所述比较器电路(N)，其中，M＝N+1。进一步地，所述M为4，N为3，所述M个电阻为电阻R7、电阻R8、电阻R9和电阻R10；所述电阻R7、电阻R8、电阻R9和电阻R10的阻值相等。进一步地，所述的参考电压电路包括电阻R3、电阻R4和电容C2，其中，所述电阻R3和电阻R4串接在所述比较器电路0的输出端和接地端之间，所述电容C2并接在所述电阻R3和电阻R4的连接点和接地端之间，所述电阻R3和电阻R4的连接点为所述的参考电压电路的输出端。进一步地，所述电阻R3和电阻R4的阻值相等。从上述技术方案可以看出，本专利技术的电源时序控制电路采用基本数字逻辑单元，在进行RRAM量化时，具有结构简单和低功耗的优点，特别适于推广使用。附图说明图1所示为本专利技术实施中电源时序控制电路的模块示意图图2所示为本专利技术实施例中电源时序控制电路所产生的三路电源时序控制使能信号示意图图3所示为本专利技术实施例中电源时序控制电路的示意图具体实施方式下面结合附图1-3，对本专利技术的具体实施方式作进一步的详细说明。需要说明的是，本专利技术实施例中的一种电源时序控制电路，其为基于电阻电容网络和比较器实现的电源时序控制电路，用于产生N路电源时序控制使能信号POWER_EN_1,POWER_EN_2…POWER_EN_N，其中，N为大于等于2的正整数。具有结构简单和低功耗的优点。请参阅图1，图1所示为本专利技术实施中电源时序控制电路的模块示意图。如图所示，该电源时序控制电路包括比较器电路0、参考电压电路、输出使能分压电路和N路比较器模块。比较器电路0的负输入端与输入分压电路1相连，比较器电路0的正输入端与输入分压电路2相连；在通常情况下，所述输入分压电路1输出的电压小于所述输入分压电路2的输出电压。在本专利技术的实施例中，参考电压电路用于接收所述比较器电路0的输出电压，产生参考电压VREF；输出使能分压电路用于产生N路分支电压V1,V2…VN；N路比较器模块，其包括比较器电路1、比较器电路2…比较器电路N；所述比较器电路1、比较器电路2…比较器电路N的正输入端接收所述参考电压电路输出的参考电压VREF，所述比较器电路1、比较器电路2…比较器电路N的负输入端分别接收所述输入分压电路输出的所述N路分支电压V1,V2…VN电压；所述比较器电路1、比较器电路2…比较器电路N的输出端分别输出所述使能信号POWER_EN_1,POWER_EN_2…POWER_EN_N。所述的输出使能分压电路包括M个依次串接在所述输入分压电路1的输出端和接地端之间的电阻(第一电阻R本文档来自技高网...

【技术保护点】
1.一种电源时序控制电路，用于产生N路电源时序控制使能信号(POWER_EN_1,POWER_EN_2…POWER_EN_N)，其中，N为大于等于2的正整数，其特征在于，包括：/n比较器电路(0)，其负输入端与输入分压电路(1)相连，其正输入端与输入分压电路(2)相连；其中，所述输入分压电路(1)输出的电压小于所述输入分压电路(2)的输出电压；/n参考电压电路，接收所述比较器电路(0)的输出电压，产生参考电压VREF；/n输出使能分压电路，用于产生N路分支电压(V1,V2…VN)；/nN路比较器模块，其包括比较器电路(1)、比较器电路(2)…比较器电路(N)；所述比较器电路(1)、比较器电路(2)…比较器电路(N)的正输入端接收所述参考电压电路输出的参考电压VREF，所述比较器电路(1)、比较器电路(2)…比较器电路(N)的负输入端分别接收所述输入分压电路输出的所述N路分支电压(V1,V2…VN)；所述比较器电路(1)、比较器电路(2)…比较器电路(N)的输出端分别输出所述使能信号(POWER_EN_1,POWER_EN_2…POWER_EN_N)。/n

【技术特征摘要】
1.一种电源时序控制电路，用于产生N路电源时序控制使能信号(POWER_EN_1,POWER_EN_2…POWER_EN_N)，其中，N为大于等于2的正整数，其特征在于，包括：
比较器电路(0)，其负输入端与输入分压电路(1)相连，其正输入端与输入分压电路(2)相连；其中，所述输入分压电路(1)输出的电压小于所述输入分压电路(2)的输出电压；
参考电压电路，接收所述比较器电路(0)的输出电压，产生参考电压VREF；
输出使能分压电路，用于产生N路分支电压(V1,V2…VN)；
N路比较器模块，其包括比较器电路(1)、比较器电路(2)…比较器电路(N)；所述比较器电路(1)、比较器电路(2)…比较器电路(N)的正输入端接收所述参考电压电路输出的参考电压VREF，所述比较器电路(1)、比较器电路(2)…比较器电路(N)的负输入端分别接收所述输入分压电路输出的所述N路分支电压(V1,V2…VN)；所述比较器电路(1)、比较器电路(2)…比较器电路(N)的输出端分别输出所述使能信号(POWER_EN_1,POWER_EN_2…POWER_EN_N)。


2.根据权利要求1所述的电源时序控制电路；其特征在于，所述的输入分压电路(1)包括电阻R1、电阻R2和电容C1，其中，所述电阻R1和电阻R2串接在电源VCC_IN和接地端之间，所述电容C1并接在所述电阻R1和电阻R2的连接点和接地端之间，所述电阻R1和电阻R2的连接点为所述的输入分压电路(1)的输出端。


3.根据权利要求2所述的电源时序控制电路；其特征在于，所述电阻R1和电阻R2的阻值相等。


4.根据权利要求1所述的电源时序控制电路；其特征在于，所述的输入分压电...

【专利技术属性】
技术研发人员：姚清志，温建新，叶红波，蒋亮亮，叶红磊，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海;31