一种CPU拓扑装置、电子设备及拓扑切换方法制造方法及图纸

本发明专利技术提供了一种CPU拓扑装置、电子设备及拓扑切换方法，属于服务器拓扑的技术领域，结合了Switch,以及Cable的应用,并透过从主板上的BMC更新mux的方法,让使用者可以轻易地在三种拓扑之间切换，已达到使用场景的效能最大化。包括安装于CPU板上的第一CPU、第二CPU和BMC，安装于GPU板上的第一组GPU和第二组GPU。本发明专利技术能够让使用者在使用GPU的运算时,能够透过KVM over IP,利用BMC对PCIe switch更新FW,实现一键拓扑切换,线上即时更新让客户选择最有利的拓扑进行功能优化,并省去了开机厢盖调整线缆的麻烦程序，可应用在有GPU板设计的服务器系统上,给客户在使用产品时更高的灵活性,更贴近客户的使用需求。

【技术实现步骤摘要】
一种CPU拓扑装置、电子设备及拓扑切换方法
本专利技术涉及服务器拓扑
，尤其是涉及一种CPU拓扑装置、电子设备及拓扑切换方法。
技术介绍
在服务器的应用中,效能跟CPU的连接方式息息相关.在一个支持GPU卡的系统里,GPU与CPU之间的拓扑关系有利有弊,因此根据不同的应用场景,选择最适当的拓扑系统能使服务器达到最好的performance。举例来说,在一个双CPU的架构里,Balance拓扑为CPU0/CPU1个别出一个X16链路,好处为资源分配平均.而Common模式和Cascade模式均为从单一CPU出,适合于深度学习模型训练使用，区别在于Common上行有两条X16链路，Cascade只有1条，但是CascadeP2P更优化。
技术实现思路
本专利技术的目的在于提供一种CPU拓扑装置、电子设备及拓扑切换方法，结合了Switch,以及Cable的应用,并透过从主板上的BMC更新mux的方法,让使用者可以轻易地在三种拓扑之间切换(Balance/Common/Cascade),已达到使用场景的效能最大化。第一方面，本专利技术提供的一种CPU拓扑装置，包括安装于CPU板上的第一CPU、第二CPU和BMC，安装于GPU板上的第一组GPU和第二组GPU；第一组GPU的上行链路通过第一PCIE开关连接至第一CPU；第二组GPU的上行链路通过第二PCIE开关经不同上行路径连接至第一CPU或第二CPU；BMC通过I2C总线连接第二PCIE开关，控制第二PCIE开关切换导通的上行路径。进一步的，所述上行路径包括第二PCIE开关的第一上行端口连接至第二CPU。进一步的，所述上行路径包括第二PCIE开关的第二上行端口连接至第一CPU。进一步的，所述上行路径包括第二PCIE开关的第三上行端口经第一PCIE开关连接至第一CPU。进一步的，第一组GPU和第二组GPU均包括4个GPU。进一步的，还包括远程计算机，所述远程计算机设置有KVM切换器，所述远程计算机通过KVM切换器向BMC发送链路切换指令。进一步的，还包括LAN切换器，用于接收来自KVM切换器的链路切换指令，并将链路切换指令发送至BMC。第二方面，本专利技术还提供一种电子设备，包括上述所述的CPU拓扑装置。第三方面，本专利技术还提供一种拓扑切换方法，应用于上述的CPU拓扑装置，所述方法包括：BMC接收来自远程计算机的链路切换指令；根据链路切换指令控制第二PCIE开关切换导通的上行路径。进一步的，根据链路切换指令控制第二PCIE开关切换导通的上行路径的步骤，包括：若链路切换指令为平衡模式指令，则控制第二PCIE开关切换至第一上行端口连接第二CPU；若链路切换指令为通用模式指令，则控制第二PCIE开关切换至第二上行端口连接第一CPU；若链路切换指令为级联模式指令，则控制第二PCIE开关切换至第三上行端口经第一PCIE开关连接至第一CPU。本专利技术提供的一种CPU拓扑装置、电子设备及拓扑切换方法，通过采用一种新的拓扑设计思维,透过本专利技术客户端可以透过远程控制BMC对PCIeswitch刷新FW,达成任意切换三种拓扑,提升支持GPU服务器的灵活度以及效能最大化，透过新颖的KVMoverIP方式透过BMC上I2C去更改PCIeswitchFW的设定,三种拓扑切换变得相对省事且容易，新颖的KVMoverIP方式透过BMC上I2C去更改PCIeswitchFW,以及不同的对应config切换方法，此专利技术可应用在有GPU板设计的服务器系统上,给客户在使用产品时更高的灵活性,更贴近客户的使用需求，让使用者在使用GPU的运算时,能够透过KVMoverIP,利用BMC对PCIeswitch更新FW,实现一键拓扑切换,线上即时更新让客户选择最有利的拓扑进行功能优化,并省去了开机厢盖调整线缆的麻烦程序。相应地，本专利技术实施例提供的一种电子设备，也同样具有上述技术效果。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一键拓扑切换方块图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例中所提到的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括其他没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。在当前的情况下,并没有一个很好去直接切换拓扑的方法,往往是一种拓扑就直接被硬件设计绑住了,没有弹性的空间。有鉴于此,本专利技术提出一种设计的思考方向,使得服务器能在三个不同的拓扑里自由切换,根据使用场景选择最适合的拓扑连接，实现动态调整功能。请参阅附图1，本专利技术实施例提供了一种CPU拓扑装置，包括安装于CPU板上的第一CPU、第二CPU和BMC，安装于GPU板上的第一组GPU和第二组GPU；第一组GPU的上行链路通过第一PCIE开关连接至第一CPU；第二组GPU的上行链路通过第二PCIE开关经不同上行路径连接至第一CPU或第二CPU；BMC通过I2C总线连接第二PCIE开关，控制第二PCIE开关切换导通的上行路径。本专利技术实施例中，上行路径包括第二PCIE开关的第一上行端口连接至第二CPU。本专利技术实施例中，上行路径包括第二PCIE开关的第二上行端口连接至第一CPU。本专利技术实施例中，上行路径包括第二PCIE开关的第三上行端口经第一PCIE开关连接至第一CPU。本专利技术实施例中，第一组GPU和第二组GPU均包括4个GPU。本专利技术实施例还提供了一种电子设备，包括上述CPU拓扑装置。本专利技术实施例中，还包括LAN切换器，用于接收来自KVM切换器的链路切换指令，并将链路切换指令发送至BMC。本专利技术实施例中，电子设备为服务器为了避免在切换拓璞时需要手动开机箱盖更换线缆,操作繁琐,在设计时利用KVMoverIP方式,透过BMC去对第二颗PCIeswitch更新设定,改变port上/下行的接法,实现客户端可以远程连线达到动态的调整。本方案动态调整PCIeSwitch的设定,即是从客户端透过KVMoverIP,对BMC发出I2C的command给PCIeswitch,将更新的FW发送,PCIes本文档来自技高网...

【技术保护点】
1.一种CPU拓扑装置，其特征在于，包括安装于CPU板上的第一CPU、第二CPU和BMC，安装于GPU板上的第一组GPU和第二组GPU；/n第一组GPU的上行链路通过第一PCIE开关连接至第一CPU；/n第二组GPU的上行链路通过第二PCIE开关经不同上行路径连接至第一CPU或第二CPU；/nBMC通过I2C总线连接第二PCIE开关，控制第二PCIE开关切换导通的上行路径。/n

【技术特征摘要】
1.一种CPU拓扑装置，其特征在于，包括安装于CPU板上的第一CPU、第二CPU和BMC，安装于GPU板上的第一组GPU和第二组GPU；
第一组GPU的上行链路通过第一PCIE开关连接至第一CPU；
第二组GPU的上行链路通过第二PCIE开关经不同上行路径连接至第一CPU或第二CPU；
BMC通过I2C总线连接第二PCIE开关，控制第二PCIE开关切换导通的上行路径。


2.根据权利要求1所述的CPU拓扑装置，其特征在于，所述上行路径包括第二PCIE开关的第一上行端口连接至第二CPU。


3.根据权利要求1所述的CPU拓扑装置，其特征在于，所述上行路径包括第二PCIE开关的第二上行端口连接至第一CPU。


4.根据权利要求1所述的CPU拓扑装置，其特征在于，所述上行路径包括第二PCIE开关的第三上行端口经第一PCIE开关连接至第一CPU。


5.根据权利要求1所述的CPU拓扑装置，其特征在于，第一组GPU和第二组GPU均包括4个GPU。


6.根据权利要求1所述的CPU拓扑装置，其特征在于，还包括远程计算...

【专利技术属性】
技术研发人员：陳維章，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32