一种保护电路及相控阵天线制造技术

本申请提出一种保护电路及相控阵天线。第一迟滞比较单元用于将第一采样电压和第一基准电压进行比较，向第一与门输出对应的高电平或低电平；第二迟滞比较单元用于将第二采样电压和第二基准电压进行比较，向第一与门输出对应的高电平或低电平；第一与门用于当其两个输入端的电平均为高电平时，向电源芯片输出高电平，以使电源芯片持续进行供电；当第一与门的任意一个输入端的电平低电平时，向电源芯片输出低电平，以使电源芯片停止供电。通过迟滞比较单元、与门以及电源芯片控制电路的开合状态切换，电路体积更小，反应更快，并且寿命更长。

【技术实现步骤摘要】
一种保护电路及相控阵天线
本申请涉及电路领域，具体而言，涉及一种保护电路及相控阵天线。
技术介绍
随着科学的发展和进步，电能被广泛地应用到各行各业。各种各样的用电设备层出不穷。伴随着地，出现了很多的用电故障或事故。其中，导致故障或事故的原因就包含电流过流或电压过压。现有技术提供了保护电路中多数采用继电器对电路进行开合状态切换，以切断电路，防止过流或过压。但是继电器存在寿命有限、响应时间慢、体积大等问题。已不能满足现状小型化用电设备的需求。
技术实现思路
本申请的目的在于提供一种保护电路及相控阵天线，以解决上述问题。为了实现上述目的，本申请实施例采用的技术方案如下：第一方面，本申请实施例提供一种保护电路，所述保护电路包括：第一迟滞比较单元、第二迟滞比较单元、第一与门以及电源芯片；所述第一迟滞比较单元的同相输入端的输入为第一基准电压，所述第一迟滞比较单元的反相输入端的输入为第一采样电压，所述第一迟滞比较单元的输出端连接于所述第一与门的一个输入端；所述第一迟滞比较单元用于所述第一采样电压小于所述第一基准电压时输出高电平，当所述第一采样电压增长且大于所述第一基准电压时输出低电平，且第一基准电压减小，当所述第一采样电压降低且小于减小后的第一基准电压时输出高电平；其中，所述第一采样电压与所述电源芯片的输入电压正相关；所述第二迟滞比较单元的同相输入端的输入为第二基准电压，所述第二迟滞比较单元的反相输入端的输入为第二采样电压，所述第二迟滞比较单元的输出端连接于所述第一与门的另一个输入端；所述第二迟滞比较单元用于所述第二采样电压小于所述第二基准电压时输出高电平，当所述第二采样电压增长且大于所述第二基准电压时输出低电平，且第二基准电压减小，当所述第二采样电压降低且小于减小后的第二基准电压时输出高电平；其中，所述第二采样电压与所述电源芯片的输出电流正相关；所述第一与门的输出端连接于所述电源芯片；所述第一与门用于当所述第一与门的两个输入端的电平均为高电平时，向所述电源芯片输出高电平，以使所述电源芯片持续进行供电；还用于当所述第一与门的任意一个输入端的电平低电平时，向所述电源芯片输出低电平，以使所述电源芯片停止供电。进一步地，所述第一迟滞比较单元包括第一比较器、第一电阻、第二电阻、第三电阻以及第四电阻；所述第一电阻的一端连接于第一基准电源，所述第一电阻的另一端分别与所述第一比较器的同相输入端、所述第二电阻的一端连接，所述第二电阻的另一端与所述第一比较器的输出端连接；所述第三电阻的两端分别连接于输入电源和所述第四电阻的一端，所述第四电阻的另一端接地，所述第一比较器的反相输入端连接于所述第三电阻和所述第四电阻之间；所述第一比较器的输出端连接于所述第一与门的一个输入端；其中，所述第一比较器的同相输入端为所述第一迟滞比较单元的同相输入端，所述第一比较器的反相输入端为所述第一迟滞比较单元的反相输入端，所述第一比较器的输出端为所述第一迟滞比较单元的输出端。进一步地，所述第一迟滞比较单元还包括第五电阻和第一电容；所述第一比较器的反相输入端连接于所述第五电阻的一端，所述第五电阻的另一端连接于所述第三电阻和所述第四电阻之间，所述第一电容的一极连接于所述第一比较器的反相输入端和所述第五电阻之间，所述第一电容的另一极接地。进一步地，所述第一迟滞比较单元还包括第六电阻；所述第六电阻的一端连接于补偿电源；所述第六电阻的另一端连接于所述第一比较器的输出端和所述第一与门之间。进一步地，所述第二迟滞比较单元包括第二比较器、电流采集装置、第七电阻、第八电阻、第九电阻以及第十电阻；所述第七电阻的一端连接于第二基准电源，所述第七电阻的另一端分别与所述第二比较器的同相输入端、所述第八电阻的一端连接，所述第八电阻的另一端与所述第二比较器的输出端连接；所述电流采集装置连接所述电源芯片的输出电路，所述第九电阻的两端分别连接于所述电流采集装置和所述第十电阻的一端，所述第十电阻的另一端接地，所述第二比较器的反相输入端连接于所述第九电阻和所述第十电阻之间；所述第二比较器的输出端连接于所述第一与门的另一个输入端；其中，所述第二比较器的同相输入端为所述第二迟滞比较单元的同相输入端，所述第二比较器的反相输入端为所述第二迟滞比较单元的反相输入端，所述第二比较器的输出端为所述第二迟滞比较单元的输出端。进一步地，所述第二迟滞比较单元还包括第十一电阻和第二电容；所述第二比较器的反相输入端连接于所述第十一电阻的一端，所述第十一电阻的另一端连接于所述第九电阻和所述第十电阻之间，所述第二电容的一极连接于所述第二比较器的反相输入端和所述第十一电阻之间，所述第二电容的另一极接地。进一步地，所述第二迟滞比较单元还包括第十二电阻；所述第十二电阻的一端连接于补偿电源；所述第十二电阻的另一端连接于所述第二比较器的输出端和所述第一与门之间。进一步地，所述保护电路还包括第二与门和控制单元；所述第一与门的输出端连接于所述第二与门的一个输入端，所述控制单元连接于所述第二与门的另一个输入端，所述第二与门的输出端连接于所述电源芯片；所述第二与门用于当所述第二与门的两个输入端的电平均为高电平时，向所述电源芯片输出高电平，以使所述电源芯片持续进行供电；还用于当所述第二与门的任意一个输入端的电平低电平时，向所述电源芯片输出低电平，以使所述电源芯片停止供电。进一步地，所述保护电路还包括下拉电阻；所述下拉电阻的一端连接于所述第一与门和所述第二与门之间，所述下拉电阻的另一端接地。第二方面，本申请实施例提供一种相控阵天线，相控阵天线包括CMOS芯片和上述的保护电路，所述CMOS芯片连接于电源芯片，所述电源芯片用于为所述CMOS芯片供电。相对于现有技术，本申请实施例所提供的一种保护电路及相控阵天线的有益效果为：第一迟滞比较单元用于第一采样电压小于第一基准电压时输出高电平，当第一采样电压增长且大于第一基准电压时输出低电平，且第一基准电压减小，当第一采样电压降低且小于减小后的第一基准电压时输出高电平；第二迟滞比较单元用于第二采样电压小于第二基准电压时输出高电平，当第二采样电压增长且大于第二基准电压时输出低电平，且第二基准电压减小，当第二采样电压降低且小于减小后的第二基准电压时输出高电平；第一与门用于当第一与门的两个输入端的电平均为高电平时，向电源芯片输出高电平，以使电源芯片持续进行供电；当第一与门的任意一个输入端的电平低电平时，向电源芯片输出低电平，以使电源芯片停止供电。因为第一迟滞比较单元和第二迟滞比较单元均存在反转区间，使得该保护电路能够持续对电路进行过流和过压监测，能够在电路振荡的时候，排除振荡干扰，有效稳定的对电路进行保护。为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本申请本文档来自技高网...

【技术保护点】
1.一种保护电路，其特征在于，所述保护电路包括：第一迟滞比较单元、第二迟滞比较单元、第一与门以及电源芯片；/n所述第一迟滞比较单元的同相输入端的输入为第一基准电压，所述第一迟滞比较单元的反相输入端的输入为第一采样电压，所述第一迟滞比较单元的输出端连接于所述第一与门的一个输入端；/n所述第一迟滞比较单元用于所述第一采样电压小于所述第一基准电压时输出高电平，当所述第一采样电压增长且大于所述第一基准电压时输出低电平，且第一基准电压减小，当所述第一采样电压降低且小于减小后的第一基准电压时输出高电平；/n其中，所述第一采样电压与所述电源芯片的输入电压正相关；/n所述第二迟滞比较单元的同相输入端的输入为第二基准电压，所述第二迟滞比较单元的反相输入端的输入为第二采样电压，所述第二迟滞比较单元的输出端连接于所述第一与门的另一个输入端；/n所述第二迟滞比较单元用于所述第二采样电压小于所述第二基准电压时输出高电平，当所述第二采样电压增长且大于所述第二基准电压时输出低电平，且第二基准电压减小，当所述第二采样电压降低且小于减小后的第二基准电压时输出高电平；/n其中，所述第二采样电压与所述电源芯片的输出电流正相关；/n所述第一与门的输出端连接于所述电源芯片；/n所述第一与门用于当所述第一与门的两个输入端的电平均为高电平时，向所述电源芯片输出高电平，以使所述电源芯片持续进行供电；还用于当所述第一与门的任意一个输入端的电平低电平时，向所述电源芯片输出低电平，以使所述电源芯片停止供电。/n...

【技术特征摘要】
1.一种保护电路，其特征在于，所述保护电路包括：第一迟滞比较单元、第二迟滞比较单元、第一与门以及电源芯片；
所述第一迟滞比较单元的同相输入端的输入为第一基准电压，所述第一迟滞比较单元的反相输入端的输入为第一采样电压，所述第一迟滞比较单元的输出端连接于所述第一与门的一个输入端；
所述第一迟滞比较单元用于所述第一采样电压小于所述第一基准电压时输出高电平，当所述第一采样电压增长且大于所述第一基准电压时输出低电平，且第一基准电压减小，当所述第一采样电压降低且小于减小后的第一基准电压时输出高电平；
其中，所述第一采样电压与所述电源芯片的输入电压正相关；
所述第二迟滞比较单元的同相输入端的输入为第二基准电压，所述第二迟滞比较单元的反相输入端的输入为第二采样电压，所述第二迟滞比较单元的输出端连接于所述第一与门的另一个输入端；
所述第二迟滞比较单元用于所述第二采样电压小于所述第二基准电压时输出高电平，当所述第二采样电压增长且大于所述第二基准电压时输出低电平，且第二基准电压减小，当所述第二采样电压降低且小于减小后的第二基准电压时输出高电平；
其中，所述第二采样电压与所述电源芯片的输出电流正相关；
所述第一与门的输出端连接于所述电源芯片；
所述第一与门用于当所述第一与门的两个输入端的电平均为高电平时，向所述电源芯片输出高电平，以使所述电源芯片持续进行供电；还用于当所述第一与门的任意一个输入端的电平低电平时，向所述电源芯片输出低电平，以使所述电源芯片停止供电。


2.如权利要求1所述的保护电路，其特征在于，所述第一迟滞比较单元包括第一比较器、第一电阻、第二电阻、第三电阻以及第四电阻；
所述第一电阻的一端连接于第一基准电源，所述第一电阻的另一端分别与所述第一比较器的同相输入端、所述第二电阻的一端连接，所述第二电阻的另一端与所述第一比较器的输出端连接；
所述第三电阻的两端分别连接于输入电源和所述第四电阻的一端，所述第四电阻的另一端接地，所述第一比较器的反相输入端连接于所述第三电阻和所述第四电阻之间；
所述第一比较器的输出端连接于所述第一与门的一个输入端；
其中，所述第一比较器的同相输入端为所述第一迟滞比较单元的同相输入端，所述第一比较器的反相输入端为所述第一迟滞比较单元的反相输入端，所述第一比较器的输出端为所述第一迟滞比较单元的输出端。


3.如权利要求2所述的保护电路，其特征在于，所述第一迟滞比较单元还包括第五电阻和第一电容；
所述第一比较器的反相输入端连接于所述第五电阻的一端，所述第五电阻的另一端连接于所述第三电阻和所述第四电阻之间，所述第一电容的一极连接于所述第一比较器的反相输入端和所述第五电阻之间，所述第一电容的另一极接地。


4.如权利要...

【专利技术属性】
技术研发人员：彭希浩，谷滨，蒋敏，陈建波，胡洋，罗烜，郭凡玉，
申请(专利权)人：成都天锐星通科技有限公司，
类型：新型
国别省市：四川;51