半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有核心层，核心层上形成有硬掩膜层，硬掩膜层内形成有第一掩膜开口；在第一掩膜开口露出的核心层内形成第一掩膜沟槽，第一掩膜沟槽沿延伸方向包括多个子掩膜沟槽，子掩膜沟槽通过第一掩膜开口露出的核心层相隔离；在子掩膜沟槽侧壁上形成第一侧墙；去除第一掩膜开口所在区域的核心层，在核心层对应位置处形成由第一侧墙和基底围成的第二掩膜沟槽，第二掩膜沟槽和第一掩膜沟槽通过第一侧墙相隔离；在第二掩膜沟槽的侧壁上形成第二侧墙，第一侧墙和基底、以及第二侧墙和基底围成第一目标沟槽。侧壁相接触的第一侧墙和第二侧墙作为剪切部件，改善了第一目标沟槽端部的圆角问题。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小；相应的，形成互连结构的工艺难度也越来越大，而互连结构的形成质量对后段(backendofline，BEOL)电学性能以及器件可靠性的影响很大，严重时会影响半导体器件的正常工作。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高晶体管的性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有核心层，所述核心层上形成有硬掩膜层，所述硬掩膜层内形成有第一掩膜开口；在所述第一掩膜开口露出的所述核心层内形成第一掩膜沟槽，沿所述第一掩膜沟槽的延伸方向，所述第一掩膜沟槽包括多个子掩膜沟槽，且所述多个子掩膜沟槽通过所述第一掩膜开口露出的核心层相隔离；在所述子掩膜沟槽的侧壁上形成第一侧墙；去除所述第一掩膜开口所在区域的核心层，在所述核心层对应的位置处形成由所述第一侧墙和基底围成的第二掩膜沟槽，所述第二掩膜沟槽和所述第一掩膜沟槽通过所述第一侧墙相隔离；在所述第二掩膜沟槽的侧壁上形成第二侧墙，且形成所述第二侧墙后，所述第一侧墙和基底、以及所述第二侧墙和基底围成第一目标沟槽。相应的，本专利技术实施例还提供一种半导体结构，包括：基底；核心层，位于所述基底上，所述核心层内形成有掩膜沟槽组，沿所述掩膜沟槽组的延伸方向，所述掩膜沟槽组包括第一掩膜沟槽和第二掩膜沟槽，且所述第一掩膜沟槽包括多个相隔离的子掩膜沟槽；第一侧墙，位于所述子掩膜沟槽的侧壁上，沿所述掩膜沟槽组的延伸方向，所述第一侧墙适于使所述子掩膜沟槽和所述第二掩膜沟槽相隔离；第二侧墙，位于所述第二掩膜沟槽的侧壁上，且沿所述掩膜沟槽组的延伸方向，所述第二侧墙覆盖所述第一侧墙的侧壁，其中，所述第一侧墙和基底、以及所述第二侧墙和基底围成第一目标沟槽；硬掩膜层，位于所述核心层上，所述硬掩膜层内形成有第一掩膜开口，所述第一掩膜开口与所述掩膜沟槽组一一对应，且所述第一掩膜开口露出相对应的所述掩膜沟槽组。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例在基底上形成有核心层，所述核心层上形成有具有第一掩膜开口的硬掩膜层，随后在所述第一掩膜开口露出的所述核心层内形成由多个子掩膜沟槽构成的第一掩膜沟槽，并在所述子掩膜沟槽的侧壁上形成第一侧墙后，去除所述第一掩膜开口所在区域的核心层，在所述核心层对应的位置处形成由所述第一侧墙和基底围成的第二掩膜沟槽，接着在所述第二掩膜沟槽的侧壁上形成第二侧墙；因此，沿所述第一掩膜开口的延伸方向，所述第一侧墙的侧壁和第二侧墙的侧壁相接触，侧壁相接触的所述第一侧墙和第二侧墙用于作为剪切部件(cutfeature)，将所述第一掩膜开口对应于核心层内的图形进行切断，从而在所述核心层内形成由所述第一侧墙和基底、以及所述第二侧墙和基底围成的第一目标沟槽；与第一掩膜开口的图形和第一目标沟槽的图形一一对应的方案相比，沿所述第一掩膜开口的延伸方向，所述第一侧墙和第二侧墙的宽度均小于相邻第一目标沟槽端部(headtohead)的距离，且所述第一侧墙和第二侧墙均通过沉积和刻蚀相结合的工艺形成，因此，所述第一侧墙和第二侧墙的侧壁垂直度较高，这有利于改善第一目标沟槽端部的圆角(rounding)问题，从而提高所述第一目标沟槽的形貌质量和尺寸精度，进而提高晶体管的性能。附图说明图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；图5至图45是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式经研究发现，随着技术节点的不断缩小，光刻胶图形的间距也不断减小。然而，在光刻工艺的影响下，光刻胶图形容易出现变形、失真等问题。当所述光刻胶图形转移至待图形化膜层内以形成目标图形(例如：目标沟槽)时，相应会降低所述目标图形的图形精度，从而导致晶体管的性能下降。现结合一种半导体结构的形成方法，分析晶体管性能下降的原因。图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。结合参考图1和图2，图1是俯视图，图2是图1沿a1a2割线的剖面图，提供基底10，所述基底10上形成有核心(mandrel)层20，所述核心层20上形成有硬掩膜(hardmask，HM)层30，所述硬掩膜层30内形成有掩膜开口31。所述掩膜开口31用于定义后续形成于核心层20中的目标沟槽的形状、位置和尺寸。其中，所述掩膜开口31通过依次进行的光刻工艺和刻蚀工艺形成于所述硬掩膜层30内。结合参考图3和图4，图3是基于图1的俯视图，图4是图3沿a1a2割线的剖面图，以所述硬掩膜层30为掩膜，刻蚀所述掩膜开口31露出的核心层20，在所述核心层20内形成目标沟槽21。如图3所示，沿所述目标沟槽21的延伸方向，相邻目标沟槽21端部之间的核心层20用于作为剪切部件22，从而实现相邻目标沟槽21的隔离。由于所述掩膜开口31(如图1所示)定义了所述目标沟槽21的形状、位置和尺寸，且所述掩膜开口31通过依次进行的光刻工艺和刻蚀工艺形成于所述硬掩膜层30内，因此，所述形成方法直接通过硬掩膜层30定义了相邻目标沟槽21的切断位置。但是，沿所述掩膜开口31的延伸方向，所述掩膜开口31端部的尺寸(CD)较小，因此，在光刻工艺的影响下，所述掩膜开口31端部容易出现圆角问题。所述掩膜开口31的图形传递至所述核心层20中形成目标沟槽21后，沿所述目标沟槽21的延伸方向，所述目标沟槽21的端部也会出现圆角问题，圆角问题还会导致目标沟槽21的尺寸精度下降。后续制程通常还包括：以所述硬掩膜层30为掩膜，刻蚀所述目标沟槽21露出的基底10，在所述基底10内形成目标开口。相应的，沿所述目标开口的延伸方向，所述目标开口的端部也会出现圆角问题，从而导致所述目标开口的形貌质量和尺寸精度下降，进而对晶体管的性能造成不良影响。例如：当所述基底10包括衬底(图未示)以及位于所述衬底上的介电层(图未示)时，所述目标开口形成于所述介电层中，所述目标开口用于为后续形成金属互连线提供空间位置。所述目标开口的形貌质量和尺寸精度下降，相应会降低所述金属互连线的形成质量，从而影响金属互连线的性能，进而对晶体管的性能造成不良影响。为了解决所述技术问题，本专利技术实施例在基底上形成有核心层，所述核心层上形成有具有第一掩膜开口的硬掩膜层，随后在所述第一掩膜开口露出的所述核心层内形成由多个子掩膜沟槽构成的第一掩膜沟槽，并在所述子掩膜沟槽的侧壁上形成第一侧墙后，去除所述第一掩膜开口所在区域本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底上形成有核心层，所述核心层上形成有硬掩膜层，所述硬掩膜层内形成有第一掩膜开口；/n在所述第一掩膜开口露出的所述核心层内形成第一掩膜沟槽，沿所述第一掩膜沟槽的延伸方向，所述第一掩膜沟槽包括多个子掩膜沟槽，且所述多个子掩膜沟槽通过所述第一掩膜开口露出的核心层相隔离；/n在所述子掩膜沟槽的侧壁上形成第一侧墙；/n去除所述第一掩膜开口所在区域的核心层，在所述核心层对应的位置处形成由所述第一侧墙和基底围成的第二掩膜沟槽，所述第二掩膜沟槽和所述第一掩膜沟槽通过所述第一侧墙相隔离；/n在所述第二掩膜沟槽的侧壁上形成第二侧墙，且形成所述第二侧墙后，所述第一侧墙和基底、以及所述第二侧墙和基底围成第一目标沟槽。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有核心层，所述核心层上形成有硬掩膜层，所述硬掩膜层内形成有第一掩膜开口；
在所述第一掩膜开口露出的所述核心层内形成第一掩膜沟槽，沿所述第一掩膜沟槽的延伸方向，所述第一掩膜沟槽包括多个子掩膜沟槽，且所述多个子掩膜沟槽通过所述第一掩膜开口露出的核心层相隔离；
在所述子掩膜沟槽的侧壁上形成第一侧墙；
去除所述第一掩膜开口所在区域的核心层，在所述核心层对应的位置处形成由所述第一侧墙和基底围成的第二掩膜沟槽，所述第二掩膜沟槽和所述第一掩膜沟槽通过所述第一侧墙相隔离；
在所述第二掩膜沟槽的侧壁上形成第二侧墙，且形成所述第二侧墙后，所述第一侧墙和基底、以及所述第二侧墙和基底围成第一目标沟槽。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一目标沟槽后，所述形成方法还包括：与所述第一掩膜开口延伸方向相垂直的方向上，图形化相邻所述第一目标沟槽之间的硬掩膜层，在所述硬掩膜层内形成露出部分核心层的第二掩膜开口；
以所述第一侧墙、第二侧墙以及剩余的所述硬掩膜层为掩膜，去除所述第二掩膜开口露出的所述核心层，在所述核心层内形成第二目标沟槽。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：以所述硬掩膜层、第一侧墙和第二侧墙为掩膜，刻蚀所述第一目标沟槽露出的基底，在所述基底内形成目标开口。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜沟槽的步骤包括：形成覆盖所述第一掩膜开口的部分底部的第一保护层，所述第一保护层适于沿所述第一掩膜开口的延伸方向，将所述第一掩膜开口分为多个相隔离的子掩膜开口；以所述硬掩膜层和第一保护层为掩膜，刻蚀所述核心层；
所述形成方法还包括：去除所述第一保护层。


5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的步骤中，与所述第一掩膜开口延伸方向相垂直的方向上，所述第一保护层横跨所述第一掩膜开口，且覆盖所述第一掩膜开口两侧的部分硬掩膜层。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二掩膜沟槽的步骤包括：在所述硬掩膜层上形成第二保护层，所述第二保护层填充于所述第一掩膜沟槽内，且所述第二保护层露出所述第一掩膜开口所在区域的核心层；以所述第二保护层为掩膜，去除露出的所述核心层；所述形成方法还包括：去除所述第二保护层。


7.如权利要求6所述的半导体结构的形成方法，其特征在于，在去除所述第二保护层之前，在所述第二掩膜沟槽的侧壁上形成所述第二侧墙。


8.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述子掩膜沟槽的侧壁上形成第一侧墙的步骤包括：形成第一侧墙膜，所述第一侧墙膜保形覆盖所述子掩膜沟槽的侧壁和底部、以及所述硬掩膜层的顶部和侧壁；
采用无掩膜干法刻蚀工艺，沿垂直于所述基底表面的方向刻蚀所述第一侧墙膜，保留所述子掩膜沟槽侧壁上的剩余所述第一侧墙膜作为所述第一侧墙。


9.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述第二掩膜沟槽的侧壁上形成第二侧墙的步骤包括：形成第二侧墙膜，所述第二侧墙膜保形覆盖所述第二掩膜沟槽的侧壁和底部、以及所述第二保护层的顶部和侧壁；
采用无掩膜干法刻蚀工艺，沿垂直于所述基底表面的方向刻蚀所述第二侧墙膜，保留所述第二掩膜沟槽侧壁上的剩余所述第二侧墙膜作为所述第二侧墙。


10.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述子掩膜沟槽的侧壁上形成第一侧墙的步骤中，所述第一侧墙露出所述子掩膜沟槽的部分底部；
或者，部分区域的所述第一侧墙填充于对应的所述子掩膜沟槽中，部分区域的所述第一侧墙露出对应的所述子掩膜沟槽的部分底部。


11.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二掩膜沟槽的侧壁上形成第二侧墙的步骤中，所述第二侧墙填充于对应的所述第二掩膜沟槽中；
或者，所述第二侧墙露出对应的所述第二掩膜沟槽的部分底部；
或者，部分区域的所述第二侧墙填充于对应的所述第二掩膜沟槽中，部分区域的所述第二侧墙露出对应的所述第二掩膜沟槽的部分底部。


12.如权利要求2所述的半导体结构的...

【专利技术属性】
技术研发人员：施维，胡友存，汤霞梅，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31