半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：形成基底，所述基底包括衬底以及凸出于所述衬底的半导体柱；在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁；形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构，所述栅极结构露出所述半导体柱的顶部；在所述半导体柱的顶部形成漏掺杂层。本发明专利技术实施例有利于提升半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。晶体管沟道长度的缩短具有增加芯片的管芯密度，增加开关速度等好处。然而随着沟道长度的缩短，晶体管源极与漏极间的距离也随之缩短，栅极对沟道的控制能力变差，使亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生，晶体管的沟道漏电流增大。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。全包围栅极晶体管包括横向全包围栅极(LateralGate-all-around，LGAA)晶体管和垂直全包围栅极(VerticalGate-all-around，VGAA)晶体管，其中，VGAA的沟道在垂直于衬底表面的方向上延伸，有利于提高半导体结构的面积利用效率，因此有利于实现更进一步的特征尺寸缩小。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底以及凸出于所述衬底的半导体柱；在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁；形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构，所述栅极结构露出所述半导体柱的顶部；在所述半导体柱的顶部形成漏掺杂层。相应的，本专利技术实施例还提供一种半导体结构，包括：衬底；半导体柱，凸出于所述衬底；源掺杂层，位于所述半导体柱露出的衬底上，所述源掺杂层包围于所述半导体柱的部分侧壁；栅极结构，包围所述源掺杂层露出的半导体柱的部分侧壁，所述栅极结构露出所述半导体柱的顶部；漏掺杂层，位于所述半导体柱的顶部。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例形成衬底以及凸出于所述衬底的半导体柱之后，在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁，与形成源掺杂层后形成凸出于所述源掺杂层的半导体柱的方案相比，本专利技术实施例先形成半导体柱，避免形成半导体柱的工艺受源掺杂层的影响，有利于改善所述半导体柱底部的缺陷问题，从而提高所述半导体柱的形成质量，且后续形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构后，被所述栅极结构包围的半导体柱用于作为沟道，本专利技术实施例中所述半导体柱未形成于源掺杂层上，所述半导体柱底部未直接与源掺杂层接触，相应增加了源掺杂层与沟道的距离，有利于降低所述源掺杂层中的掺杂离子向沟道中扩散的概率；综上，本专利技术实施例有利于提高半导体结构的性能。附图说明图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；图4至图16是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。参考图1至图3，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1，形成基底(未标示)，所述基底包括衬底1、位于所述衬底1上的源掺杂层2；形成凸出于所述源掺杂层2的半导体柱3。其中，形成所述半导体柱3的步骤包括：采用外延工艺，形成半导体层(图未示)；图形化所述半导体层，形成所述半导体柱3。参考图2，在所述半导体柱3的顶部形成漏掺杂层5。参考图3，形成包围所述半导体柱3部分侧壁的栅极结构4，所述栅极结构4露出所述半导体柱3的顶部。在半导体领域中，采用外延工艺时，越靠近外延层的底部与基底材料的界面处，外延层的晶格缺陷越多，随着外延材料的不断生长，外延材料中的晶格缺陷也越少，外延层的质量相应较高。所述形成方法中，形成所述半导体柱3的工艺包括外延工艺，所述半导体柱3底部的缺陷较多，且所述半导体柱3位于所述源掺杂层2上，靠近所述半导体柱3与源掺杂层2交界面的位置处，所述半导体柱3的质量较差。而且所述半导体柱3底部直接与所述源掺杂层2接触，在后续工作时，所述半导体3柱用于提供器件的沟道区，所述半导体柱3与源掺杂层2的距离过近，所述源掺杂层2中的掺杂离子向沟道区扩散的概率较大。上述两个因素，容易降低半导体结构的性能。为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底以及凸出于所述衬底的半导体柱；在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁；形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构，所述栅极结构露出所述半导体柱的顶部；在所述半导体柱的顶部形成漏掺杂层。本专利技术实施例形成衬底以及凸出于所述衬底的半导体柱之后，在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁，与形成源掺杂层后形成凸出于所述源掺杂层的半导体柱的方案相比，本专利技术实施例先形成半导体柱，避免形成半导体柱的工艺受源掺杂层的影响，有利于改善所述半导体柱底部的缺陷问题，从而提高所述半导体柱的形成质量，且后续形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构后，被所述栅极结构包围的半导体柱用于作为沟道，本专利技术实施例中所述半导体柱未形成于源掺杂层上，所述半导体柱底部未直接与源掺杂层接触，有利于降低所述源掺杂层中的掺杂离子向沟道中扩散的概率；综上，本专利技术实施例有利于提高半导体结构的性能。为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图4至图16是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。参考图4至图6，形成基底(未标示)，所述基底包括衬底100(如图6所示)以及凸出于所述衬底100的半导体柱110(如图6所示)。本实施例在形成源掺杂层之前，形成衬底100以及凸出于所述衬底100的半导体柱110，与形成源掺杂层后形成凸出于所述源掺杂层的半导体柱的方案相比，本实施例先形成半导体柱110，避免形成半导体柱110的工艺受源掺杂层的影响，有利于改善所述半导体柱110底部的缺陷问题，从而提高所述半导体柱110的形成质量。而且，后续在所述半导体柱110露出的衬底100上形成源掺杂层，所述半导体柱110未形成于源掺杂层上，所述半导体柱110底部未直接与源掺杂层接触，这相应增加了源掺杂层与沟道的距离，从而有利于降低所述源掺杂层中的掺杂离子向沟道中扩散的本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n形成基底，所述基底包括衬底以及凸出于所述衬底的半导体柱；/n在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁；/n形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构，所述栅极结构露出所述半导体柱的顶部；/n在所述半导体柱的顶部形成漏掺杂层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
形成基底，所述基底包括衬底以及凸出于所述衬底的半导体柱；
在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁；
形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构，所述栅极结构露出所述半导体柱的顶部；
在所述半导体柱的顶部形成漏掺杂层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述基底的步骤中，所述半导体柱的侧壁上形成有保护层，所述保护层露出所述半导体柱靠近所述衬底一侧的部分侧壁；
形成所述源掺杂层的步骤中，所述源掺杂层包围所述保护层露出的半导体柱的侧壁；
形成所述源掺杂层后，形成所述栅极结构之前，还包括：去除所述保护层。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述基底的步骤包括：形成初始基底，所述初始基底包括初始衬底和凸出于所述初始衬底的顶部半导体柱；
在所述顶部半导体柱的侧壁上形成所述保护层；
刻蚀所述保护层露出的部分厚度所述初始衬底，形成所述衬底、以及位于所述衬底和顶部半导体柱之间的底部半导体柱，所述底部半导体柱和顶部半导体柱用于构成所述半导体柱。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述衬底上形成源掺杂层后，形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构之前，还包括：在所述半导体柱露出的所述源掺杂层上形成隔离层，所述隔离层覆盖所述半导体柱的部分侧壁。


5.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述基底的步骤中，所述半导体柱的顶部上形成有半导体柱掩膜层，所述半导体柱掩膜层的材料与所述保护层的材料相同；
去除所述保护层的步骤中，去除所述半导体柱掩膜层。


6.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤中，所述保护层的厚度为3纳米至8纳米。


7.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：形成保形覆盖所述初始衬底和顶部半导体柱的保护膜；沿垂直于所述初始衬底表面的方向刻蚀所述保护膜，保留位于所述顶部半导体柱侧壁上的剩余所述...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31