基于DICE结构的SRAM存储单元加固方法和SRAM存储阵列技术

本发明专利技术涉及集成电路技术领域，涉及一种基于DICE结构的SRAM存储单元加固方法和SRAM存储阵列。所述方法包括：在电路设计双互锁存储单元DICE结构的基础上，在不能共用源端和漏端的起开关作用的NMOS管之间增加NMOS隔离管，增加的所述NMOS隔离管的栅极接GND。解决了现有版图技术中，相邻NMOS管之间，在总剂量辐射下会产生漏电流的问题。对电路设计中敏感MOS管在版图方面进行交叉布局，拉大敏感节点的距离，从而大大降低单粒子辐射时电路翻转的概率。达到了在没有影响功能的前提下使得SRAM存储单元及阵列具有抗辐射能力的效果。

【技术实现步骤摘要】
基于DICE结构的SRAM存储单元加固方法和SRAM存储阵列
本专利技术涉及集成电路
，具体涉及一种基于DICE结构的SRAM存储单元加固方法和SRAM存储阵列。
技术介绍
SRAM（StaticRandom-AccessMemory，静态随机存取存储器）大量用于航空航天领域。由于空间应用环境复杂，空间高能带电粒子与器件相互作用，导致存储器的电参数变化，数据出错或丢失而不能正常工作，如何保证器件在辐射环境下正常工作，提高SRAM存储单元的抗辐射性能，是一直以来研究的热点。标准的SRAM基本存储单元结构不具备在辐射环境中应用的价值。现有技术中，晶体管与晶体管之间靠场氧隔离。在常规环境中，场氧没有导电沟道，不会有漏电流，而在辐射环境中，有可能形成场氧下反型的漏电沟道，从而延伸到邻近的NMOS的源/漏区，导致相邻NMOS管之间产生漏电流。与此同时，单粒子辐射也可能导致器件翻转，功能失效。
技术实现思路
有鉴于此，本专利技术实施例提供了一种基于DICE结构的SRAM存储单元加固方法和SRAM存储阵列，以解决现有技术中的问题。根据第一方面，本专利技术实施例提供了一种基于DICE结构的SRAM存储单元加固方法，所述方法包括：在电路设计双互锁存储单元DICE结构的基础上，在不能共用源端和漏端的起开关作用的NMOS管之间增加NMOS隔离管且NMOS隔离管的栅极接GND。可选的，所述方法还包括：对所述SRAM存储单元中共用源端的NMOS根据预设规则增加P隔离环。可选的，所述P隔离环接GND。可选的，所述方法还包括：对所述SRAM存储单元中共用源端的PMOS根据预设规则增加N隔离环。可选的，所述N隔离环接VDD。可选的，所述SRAM存储单元的VDD和GND纵横交错，形成井字。可选的，所述SRAM存储单元中横向布局的VDD和GND采用三铝。可选的，所述SRAM存储单元中纵向布局的VDD和GND采用五铝。可选的，所述方法还包括：对敏感MOS管在版图方面进行交叉布局，使得每对敏感节点的距离都相同，且同时达到最大。基于以上两点单元加固，同时提供了一种基于DICE结构的SRAM存储阵列，所述SRAM存储阵列为通过第一第二方面所述的方法制作得到。通过在电路设计DICE结构的基础上，在不能共用源端和漏端的起开关作用的NMOS管之间增加NMOS隔离管，增加的所述NMOS隔离管的栅极接GND，使得相邻的NMOS管隔离后不存在漏电通路，解决由总剂量辐射对存储单元造成的漏电影响。通过版图布局上把容易翻转的敏感节点对进行交叉布局，结合DICE结构的电路设计，大大降低了单粒子翻转概率以同时可以让电路有修复的时间，从而提高单元的抗单粒子能力。在单元加固的基础上通过增加P隔离环和N隔离环，使得阵列中的每个存储单元都被隔离环隔离，相互独立，解决了现有技术中相邻SRAM存储单元之间会产生漏电流，单粒子翻转以及闩锁问题，达到了在没有影响功能的前提下使得SRAM阵列具有抗辐射能力的效果。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，并可依照说明书的内容予以实施，以下以本专利技术的较佳实施例并配合附图详细说明如后。附图说明图1为SRAM存储单元中相邻两个NMOS之间未加隔离管的示意图；图2为本专利技术一个实施例提供的SRAM存储单元中相邻两个NMOS之间增加隔离管的平面图；图3为本专利技术一个实施例提供的SRAM存储单元中相邻两个NMOS之间增加隔离管的剖面图；图4为本专利技术一个实施例提供的加隔离管后的12管SRAMbitcell版图平面示意图；图5为本专利技术一个实施例提供加固后的DICE结构的SRAMbitcell电路设计示意图；图6为本专利技术一个实施例提供的版图加固后的SRAM存储阵列的示意图。具体实施方式下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。此外，下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。本申请一个实施例提供了一种基于DICE（双互锁存储单元）结构的SRAM存储单元加固方法，该方法用于制作加固后的SRAM存储阵列，该方法包括：在电路设计DICE结构的基础上，在不能共用源端和漏端的起开关作用的NMOS管之间增加NMOS隔离管，增加的所述NMOS隔离管的栅极接GND。本申请对DICE结构的制作方法并不做限定。根据总剂量辐射效应，主要对NMOS进行场氧加固，如图1所示，A管和C管两个NMOS未加隔离管时，A管和C管公用部分即6这部分区域在总剂量辐射的影响下会造成场氧漏电。本申请版图在A管和C管之间插进NMOS隔离管B管进行加固，加固后平面图见图2（加固后的剖面图见图3），B管把图1中6区域隔开，使得2和3两端不是靠场氧隔离，而是由栅端接GND的B管隔离这两端。B管栅端接GND，使得B管始终处于关断不工作状态，从而不影响存储单元功能且可以防止总剂量效应导致场漏电。根据以上加固方式，对SRAMbitcell进行场氧加固设计，如图4所示，在NMOS管布局部分，保证图中15~36区域都是相互隔离的，不存在晶体管源漏端在总剂量辐射下导致场氧漏电而形成通路，使得电路功能受影响甚至失效。也即通过在电路设计DICE结构的基础上，在不能共用源端和漏端的起开关作用的NMOS管之间增加NMOS隔离管，增加的所述NMOS隔离管的栅极接GND，使得相邻的NMOS管隔离后不存在漏电通路，解决由总剂量辐射对存储单元造成的漏电影响。可选的，在上述实施例中，上述方法还可以包括：对所述SRAM存储单元中共用源端的NMOS根据预设规则增加P隔离环，所述P隔离环接GND。类似的，对所述SRAM存储单元中共用源端的PMOS根据预设规则增加N隔离环，所述N隔离环接VDD。通过本文档来自技高网...

【技术保护点】
1.一种基于DICE结构的SRAM存储单元加固方法，其特征在于，所述方法包括：/n在电路设计双互锁存储单元DICE结构的基础上，在不能共用源端和漏端的起开关作用的NMOS管之间增加NMOS隔离管，增加的所述NMOS隔离管的栅极接GND。/n

【技术特征摘要】
1.一种基于DICE结构的SRAM存储单元加固方法，其特征在于，所述方法包括：
在电路设计双互锁存储单元DICE结构的基础上，在不能共用源端和漏端的起开关作用的NMOS管之间增加NMOS隔离管，增加的所述NMOS隔离管的栅极接GND。


2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
对所述SRAM存储单元中共用源端的NMOS根据预设规则增加P隔离环。


3.根据权利要求2所述的方法，其特征在于，所述P隔离环接GND。


4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
对所述SRAM存储单元中共用源端的PMOS根据预设规则增加N隔离环。


5.根据权利要求4所述的方法，其特征在于，所述N隔...

【专利技术属性】
技术研发人员：陈玉蓉，沈婧，黄韵荃，张猛华，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32