用于精密转换器的多I/O串行外设接口制造技术

本公开涉及用于精密转换器的多I/O串行外设接口。适用于精密转换器的多I/OSPI支持双/四/八进制SPI以支持数字传输的速度要求，并且还包括特殊模式，其可以通过硬件和/或软件使能，以消除JEDEC标准规定的位加扰要求。特殊模式消除了加扰要求，并将每个双向数据线关联到特定的信道。特殊模式提供向后兼容性，从而允许精密转换器与本身不支持JEDEC标准的控制器一起使用。同样，多I/OSPI包括分为主要区域的寄存器，仅在上电时以默认模式访问以进行写和/或读操作，以及由要在控制寄存器中启用的任何模式访问的次要区域。通过在加电时将对“控制”寄存器区域的访问限制为转换器中的预限定模式，可以控制访问模式。

【技术实现步骤摘要】
用于精密转换器的多I/O串行外设接口要求优先权本申请要求于2019年6月20日提交的美国临时申请62/864,286的优先权，其全部内容通过引用合并于此。
本文件涉及精密转换器，特别地涉及用于精密转换器的多I/O串行外设接口(SPI)。
技术介绍
JEDEC(jedec.org)已经为闪存和/或SD卡等存储器开发了一些串行通信标准。创建这些标准是为了保证独立于存储器制造和/或大小的通用通信协议，以便任何控制器都可以相同的方式与存储器通信。闪存JEDEC标准提供了不同的通信数据链路层，并且像以太网等其他标准一样，存储器必须支持基本模式。闪存JEDEC标准还提供了最小的开销，足够的带宽以满足实际和未来需求，并且大多数FPGA通过IP模块以及最新的微控制器和数字信号处理器广泛支持数据链路层。闪存JEDEC标准通过使用多个数据线和限定双向数据线来支持数据传输。通过传输特定命令或设置特定寄存器，可以提高在闪存JEDEC标准下配置的设备的通信速度。
技术实现思路
该文件涉及精密转换器，尤其涉及用于精密转换器的多I/O串行外设接口(SPI)。本文所述的用于精密转换器的多I/OSPI支持双/四/八SPI，以支持数字传输的速度要求。用于精密转换器的多I/OSPI还包括这样的模式，其可以通过硬件和/或软件启用，以消除闪存JEDEC标准(“JEDEC标准”)规定的位加扰要求，使得精密转换器可具有向后兼容性，从而允许该精密转换器也可与不支持JEDEC标准的控制器一起使用，而无需进行会损害控制器速度的软件数据操作。特殊模式消除了加扰要求，并将每个双向数据线关联到特定的信道。特殊模式还使多I/OSPI器件能够有效地与本身不支持JEDEC标准的器件一起使用。另外，本文所述的用于精密转换器的多I/OSPI包括分为两个区域的寄存器。仅在上电时为写入和/或读取操作限定的默认模式下访问主要区域。可通过控制寄存器中启用的任何SPI模式访问次要区域。在样本实施方案中，可以通过在从/转换器上添加外部引脚来限定默认的上电模式，以在上电时限定接口模式，或者使用内部熔断器或开关。通过在上电时将对“控制”寄存器区域的访问限制为转换器中的预定义模式，可以控制访问模式以避免通信误差。在某些方面，样本实施方案中的多I/O串行外设接口(SPI)包括具有至少两个具有内部同步时钟信号的SPI块的控制器，每个SPI块同时传输数据，以及通过相应的数据线向/从控制器的每个SPI块传输数据的从设备。提供模式选择器，所述模式选择器适于选择第一模式以在由存储器传输标准规定的位加扰格式中在所述从设备和所述控制器的每个SPI块之间传输数据，或者选择第二模式以在没有由存储器传输标准规定的位加扰格式中在所述从设备和所述控制器的每个SPI块之间传输数据，从而每个数据线都与数据通道关联。在样本实施方案中，存储器传输标准是JEDEC闪存通信标准。在操作过程中，当启用了一条以上的数据线从控制器读取数据和/或向从设备写入数据时，模式选择器将选择第一模式，并且每条数据线都适用于与数据通道的双向通信。在样本实施方案中，至少一个双向多路复用器可以位于各自的数据线中，并且模式选择器包括向该至少一个双向多路复用器提供模式选择信号的引脚。可选地，模式选择器可以包括从设备上的数据选择引脚，该数据选择引脚向各个数据线提供模式选择信号。当通过多I/OSPI与之通信的设备不是JEDEC标准设备时，模式选择器可以通过更改从设备上选择引脚的状态来选择第二模式。在一些其他方面，例子实施例中的多I/O串行外部设置接口(SPI)包括从设备，该从设备包括被划分为主要区域和次要区域的寄存器，主要区域包括用于配置从属设备和有关误差的数据的数据，并且次要区域包括用于提供数模转换器(DAC)操作和/或模数转换器(ADC)操作的数据。控制器设备通过相应的数据线将数据传输到从设备，或从设备传输数据，并且模式选择器适合于在上电时选择默认模式。主要区域只能在加电时以默认模式访问以进行写入和/或读取操作，而次要区域可以通过主要区域启用的任何模式进行访问。在样本实施方案中，主要区域至少包含一个寄存器，用于存储支持接口配置的数据、支持误差的数据、支持电源模式的数据、用于配置从站的数据、用于描述从站行为的数据和/或用于提供误差检查和状态的数据，而次要区域包含至少一个寄存器，用于控制输入/输出数据、DAC操作和/或ADC操作、和/或存储一个页面列表。主要区域还可以包含识别DAC操作或ADC操作的电压跨度范围的数据。在样本实施方案中，从设备可包括适于提供限定所述从设备上电时的接口模式的上电模式选择功能的至少一个内部熔断器或至少一个开关。此外，模式选择器可包括所述从设备上的模式选择引脚，该模式选择引脚适于提供限定所述从设备上电时的接口模式的上电模式选择功能。所述从设备上的模式选择引脚可连接到第一电压，以在上电时将所述控制器和所述从设备设置为第一默认模式，其中将SPI配置为访问主要区域，然后重新配置次要区域。误差引脚还可以将所述从设备连接到所述控制器。在所述第一默认模式下，所述从设备在初始化从设备之后可触发所述误差引脚并拉出主要区域的误差寄存器。此外，所述从设备上的模式选择引脚可连接到第二电压，以在上电时将所述控制器和所述从设备设置为第二默认模式，其中所述控制器以双、四或八进制SPI模式重新配置SPI，以分别使用两个、四个或八个数据线访问所述主要区域和所述次要区域。在其他方面，还描述由本文描述的多I/OSPI执行的方法。这些方法可包括例如一种控制多I/O串行外设接口(SPI)的方法，包括：提供具有至少两个具有内部同步时钟信号的SPI块的控制器；每个SPI块同时传输数据，并且选择第一模式或第二模式以在控制器和从设备之间传输数据，该从设备经由相应的数据线向/从控制器的每个SPI块传输数据。在第一模式下在由存储器传输标准规定的位加扰格式中可由控制器的每个SPI块传输数据，并且在第二模式下在没有由存储器传输标准规定的位加扰格式中可由控制器的每个SPI块传输数据，从而每个数据线都与数据通道关联。公开的方法还可包括一种多I/O串行外设接口(SPI)的上电方法，包括:提供控制器，具有分为主要区域和次要区域的寄存器，所述主要区域包括用于配置所述控制器的数据和有关误差的数据；和所述次要区域包括用于提供数模转换器(DAC)操作或模数转换器(ADC)操作中至少一种的数据。选择上电时的默认模式，其中所述主要区域仅在默认模式下用于写入和/或读取操作，并且所述次要区域通过所述主要区域启用的任何模式访问。本部分旨在提供本专利申请的主题的概述。并不旨在提供本专利技术的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。附图说明在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。图1说明了控制器和SPI从芯片之间的Classic/SingleSPI中每条数本文档来自技高网...

【技术保护点】
1.多I/O串行外设接口(SPI)，包括:/n控制器，具有分为主要区域和次要区域的寄存器，所述主要区域包括用于配置所述控制器的数据和有关误差的数据，并且所述次要区域包括用于提供数模转换器(DAC)操作或模数转换器(ADC)操作中至少一种的数据；/n从设备，通过各自的数据线向/从所述控制器传输数据；和/n模式选择器，适于在上电时选择默认模式，其中所述主要区域仅在默认模式下用于写入和/或读取操作，并且所述次要区域通过所述主要区域启用的任何模式访问。/n

【技术特征摘要】
20190620 US 62/864,286;20200520 US 16/879,2051.多I/O串行外设接口(SPI)，包括:
控制器，具有分为主要区域和次要区域的寄存器，所述主要区域包括用于配置所述控制器的数据和有关误差的数据，并且所述次要区域包括用于提供数模转换器(DAC)操作或模数转换器(ADC)操作中至少一种的数据；
从设备，通过各自的数据线向/从所述控制器传输数据；和
模式选择器，适于在上电时选择默认模式，其中所述主要区域仅在默认模式下用于写入和/或读取操作，并且所述次要区域通过所述主要区域启用的任何模式访问。


2.权利要求1所述的接口，其中所述主要区域包含至少一个寄存器，该寄存器存储以下至少一项：支持接口配置的数据、支持误差的数据、支持电源模式的数据、用于配置控制器的数据、描述控制器行为的数据或用于提供误差检查和状态的数据。


3.权利要求2所述的接口，其中所述主要区域包含识别DAC操作或ADC操作的电压跨度范围的数据。


4.权利要求1所述的接口，其中所述次要区域包含控制输入数据以及DAC操作或ADC操作中的至少一种的至少一个寄存器。


5.权利要求4所述的接口，其中所述次要区域包含页面掩码。


6.权利要求1所述的接口，其中所述从设备包括适于提供限定所述从设备上电时的接口模式的上电模式选择功能的至少一个内部熔断器或至少一个开关。


7.权利要求1所述的接口，其中所述模式选择器包括所述从设备上的模式选择引脚，该模式选择引脚适于提供限定所述从设备上电时的接口模式的上电模式选择功能。


8.权利要求7所述的接口，其中所述从设备上的模式选择引脚连接到第一电压，以在上电时将所述控制器和所述从设备设置为第一默认模式，其中SPI被配置为仅访问所述主要区域。


9.权利要求8所述的接口，还包括将所述从设备连接到所述控制器的误差引脚，其中所述主要区域包括误差寄存器，并且其中在所述第一默认模式下，所述从设备在初始化从设备之后触发所述误差引脚并拉出误差寄存器。


10.权利要求7所述的接口，其中所述从设备上的模式选择引脚连接到第二电压，以在上电时将所述控制器和所述从设备设置为第二默认模式，其中所述控制器以双、四或八进制SPI模式重新配置SPI，以分别使用两个、四个或八个数据线访问所述主要区域和所述次要区域。


1...

【专利技术属性】
技术研发人员：M·U·梅里诺，W·V·洛法米亚，F·J·唐尼，D·A·布朗尼，T·墨菲，
申请(专利权)人：亚德诺半导体国际无限责任公司，
类型：发明
国别省市：爱尔兰;IE