集成电路芯片的自动开发方法及装置、电子设备制造方法及图纸

本申请提供一种集成电路芯片的自动开发方法及装置、电子设备，该方法包括：获取芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件；根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码；根据所述模块寄存器定义文件，通过智能仿真引擎生成芯片各个模块寄存器验证用例；依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境。本申请实施例提供的技术方案可以大幅度的降低人为的干预以及人为造成的问题。

【技术实现步骤摘要】
集成电路芯片的自动开发方法及装置、电子设备
本申请涉及芯片
，特别涉及一种集成电路芯片的自动开发方法及装置、电子设备。
技术介绍
芯片的规模越大，芯片设计的复杂度越来越高，芯片设计开发的周期相对的就越长，依照传统的方法学来设计、实现一款大型SoC(集成电路)芯片花费的时间和人力成本则会大幅度的增加，同时也会影响芯片推出市场的时间。
技术实现思路
本申请实施例提供了集成电路芯片的自动开发方法，用以降低人力和时间成本，加速芯片开发进度。本申请实施例提供了一种集成电路芯片的自动开发方法，包括：获取芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件；根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码；根据所述模块寄存器定义文件，通过智能仿真引擎生成芯片各个模块寄存器验证用例；依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境。在一实施例中，所述根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码，包括：根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，产生寄存器头文件、模块RTL代码、core层RTL代码、chip层RTL代码。在一实施例中，所述根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，产生寄存器头文件、模块RTL代码、core层RTL代码、chip层RTL代码，包括：读入所有模块的所述模块寄存器定义文件，生成所述寄存器头文件；将所述模块连接定义文件转换成RTL代码，判断模块连接定义文件的语法是否有错，若无错，产生所述模块RTL代码；判断模块之间的连接是否有不匹配，若无不匹配，判断是否将所有模块的模块连接定义文件转换成RTL代码，若是，产生所述core层RTL代码；判断连线是否有不匹配，若无不匹配，读入所述芯片管脚定义文件，生成所述chip层RTL代码。在一实施例中，所述依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境，包括：通过所述智能综合引擎依次产生模块综合环境、core层综合环境以及chip层综合环境；通过所述智能可测试引擎依次产生模块可测试电路环境、core层可测试电路环境以及chip层可测试电路环境；通过所述智能形式验证引擎依次产生模块形式验证环境、core层形式验证环境以及chip层形式验证环境。在一实施例中，所述通过所述智能综合引擎依次产生模块综合环境、core层综合环境以及chip层综合环境，包括：读入模块的综合文件列表；判断是否模块顶层单独综合或跟子系统顶层一起综合，若否，综合工具读入RTL代码或综合库文件，产生底层网表和综合库文件；若是，综合工具读入RTL代码或综合库文件，判断是否需等待底层网表；若需要等待底层网表，判断所述底层网表是否完成，若没有完成，等待所述底层网表完成，若完成，综合产生网表和综合库文件；若不需要等待所述底层网表，综合产生网表和综合库文件；判断所有模块是否综合完成，若是，综合产生core层网表和综合库文件，综合产生chip层网表和综合库文件；移除扫描链使能端口以及重新命名扫描链使能端口，输出尚未生成扫描链的网表和综合库文件。在一实施例中，所述通过所述智能可测试引擎依次产生模块可测试电路环境、core层可测试电路环境以及chip层可测试电路环境，包括：产生可测试电路环境；判断模块或子系统顶层网表是否存在，若存在，插入模块或子系统顶层扫描网表，产生模块或子系统可测试电路规则报告；判断core层网表是否存在，若存在，插入core层扫描网表，产生core层可测试电路规则报告；判断chip层网表是否存在，若存在，连接跟所述芯片管脚定义文件定义的单元库，产生post-scan网表，产生chip层可测试电路规则报告。在一实施例中，所述通过所述智能形式验证引擎依次产生模块形式验证环境、core层形式验证环境以及chip层形式验证环境，包括：产生形式验证环境；判断网表是否存在，若存在，判断是否需读入底层模块形式验证设置文件，如果是，读入所述底层模块形式验证设置文件；比对所述RTL代码和所述网表是否一致，直到比对结束产生比对报告。本申请实施例还提供了一种集成电路芯片的自动开发装置，包括：文件获取模块，用于获取芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件；代码生成模块，用于根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码；芯片验证模块，用于根据所述模块寄存器定义文件，通过智能仿真引擎生成芯片各个模块寄存器验证用例；环境生成模块，用于依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境。本申请实施例还提供了一种电子设备，所述电子设备包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为执行上述集成电路芯片的自动开发方法。本申请实施例还提供了一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序可由处理器执行以完成上述集成电路芯片的自动开发方法。本申请上述实施例提供的技术方案，可以大幅度的降低人为的干预以及人为造成的问题，输入文件是csv芯片管脚定义的文本文件、def寄存器定义文件、vconn模块连接定义文件；管脚定义和复用CSV文件适配不同厂家的IO库和管脚信号定义；自动化开发方法整合芯片RTL设计(Design)、FPGA、EDA验证(Verification)、综合(Synthesis)、形式验证(Formal)以及软件(Software)等不同阶段所需环境以及工具，可以自动生成对同一层级模块间的连线以及上下层级的模块之间的连线；自动生成每个模块以及每个子系统的顶层RTL文件；自动生成芯片每个模块的寄存器读写的C验证用例。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍。图1为本申请实施例提供的集成电路芯片(Soc)的自动开发平台(SCD-Auto)的架构示意图；图2是SCD-Auto平台的运行流程示意图；图3为本申请实施例提供的电子设备的示意图；图4是本申请实施例提供的一种集成电路芯片的自动开发方法的流程示意图；图5是VCONN虚拟连接功能示意图；图6是本申请实施例提供的生成RTL代码的流程图；图7是本申请实施例提供的生成RTL代码的详细流程图；图8是本申请实施例提供的寄存器C测试用例产生流程；图9是本申请实施例提供的生成综合运行环境的流程图；图10是本本文档来自技高网...

【技术保护点】
1.一种集成电路芯片的自动开发方法，其特征在于，包括：/n获取芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件；/n根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码；/n根据所述模块寄存器定义文件，通过智能仿真引擎生成芯片各个模块寄存器验证用例；/n依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境。/n

【技术特征摘要】
1.一种集成电路芯片的自动开发方法，其特征在于，包括：
获取芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件；
根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码；
根据所述模块寄存器定义文件，通过智能仿真引擎生成芯片各个模块寄存器验证用例；
依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境。


2.根据权利要求1所述的方法，其特征在于，所述根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码，包括：
根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，产生寄存器头文件、模块RTL代码、core层RTL代码、chip层RTL代码。


3.根据权利要求2所述的方法，其特征在于，所述根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，产生寄存器头文件、模块RTL代码、core层RTL代码、chip层RTL代码，包括：
读入所有模块的所述模块寄存器定义文件，生成所述寄存器头文件；
将所述模块连接定义文件转换成RTL代码，判断模块连接定义文件的语法是否有错，若无错，产生所述模块RTL代码；
判断模块之间的连接是否有不匹配，若无不匹配，判断是否将所有模块的模块连接定义文件转换成RTL代码，若是，产生所述core层RTL代码；
判断连线是否有不匹配，若无不匹配，读入所述芯片管脚定义文件，生成所述chip层RTL代码。


4.根据权利要求1所述的方法，其特征在于，所述依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境，包括：
通过所述智能综合引擎依次产生模块综合环境、core层综合环境以及chip层综合环境；
通过所述智能可测试引擎依次产生模块可测试电路环境、core层可测试电路环境以及chip层可测试电路环境；
通过所述智能形式验证引擎依次产生模块形式验证环境、core层形式验证环境以及chip层形式验证环境。


5.根据权利要求1所述的方法，其特征在于，所述通过所述智能综合引擎依次产生模块综合环境、core层综合环境以及chip层综合环境，包括：
读入模块的综合文件列表；
判断是否模块顶层单独综合或跟子系统顶层一起综合，若否，综合工具读入RTL代码或综合库文件，产生底层网表和综合库文件；若是，综合工具读入RTL代码或综合库文件，判断是否需等待底层网表；<...

【专利技术属性】
技术研发人员：钟裕捷，张钰玫，
申请(专利权)人：北京士昌鼎科技有限公司，
类型：发明
国别省市：北京;11