一种异构加速平台的板卡信息获取的方法和设备技术

本发明专利技术提供了一种异构加速平台的板卡信息获取的方法和设备，该方法包括以下步骤：获取板卡的信息数据，并每间隔阈值时间将信息数据发送到FPGA中；响应于FPGA接收到信息数据，将信息数据存储到相应的RAM中；经由PCIe Bar空间定期获取RAM中的信息数据，并对信息数据进行校验和解析；将解析后的信息数据通过显示装置进行显示。通过使用本发明专利技术的方案，能够摆脱服务器BMC的限制而对板卡状态信息的实时监控，使得在无配套BMC的系统中也可以实时获取板卡状态信息，方便了运维工作的展开。

【技术实现步骤摘要】
一种异构加速平台的板卡信息获取的方法和设备
本领域涉及计算机领域，并且更具体地涉及一种异构加速平台的板卡信息获取的方法和设备。
技术介绍
随着大数据、云计算、人工智能技术的兴起，人们对数据计算速度的要求越来越高。基于这种考虑，我们提出了一种适用于服务器的CPU+FPGA+MCU(微控制单元)异构加速平台。其基本原理是将一部分数据放到FPGA中使用特定算法进行快速处理，然后将处理结果反馈给CPU(中央处理器)，减轻CPU的压力，提高了服务器工作效率，减少了运行时间。如下图1所示，图1的左侧部分是未使用FPGA加速的传统服务器，在处理数据B的时候需要较长的时间，图1的右侧部分是使用FPGA(现场可编辑门阵列)加速平台之后，将数据B放在FPGA中使用特定算法进行处理，其处理速度明显快于CPU，这样B的处理时间被大大缩减。由此可以看出，在未来，以FPGA主导的异构加速平台在大数据、云计算、人工智能方面具有广泛的应用前景。图2为异构加速平台的整体框架，主要包括服务器以及与其通过PCIe连接的FPGA异构加速卡。异构加速卡包括主芯片(FPGA芯片)、监控管理芯片(MCU芯片)、DDR、FLASH、EEPROM、监控Sensor以及一些其他外围电路，其中EEPROM用于存储板卡的基本信息，外围Sensor用于对板卡状态进行监测，包括板卡温度、功耗等信息。为实时监控板卡状态信息，目前通用做法是将FPGA加速卡作为服务器BMC监控管理中的一部分，服务器BMC可通过ipmitool工具获取板卡状态信息。此方法虽然可以到达实时监控板卡状态的目的，但是其致命缺陷在于需要配套的BMC系统。假如用户服务器中的BMC并非板卡厂家配套BMC，那通过此方法依然无法实现对板卡信息的获取。
技术实现思路
有鉴于此，本专利技术实施例的目的在于提出一种异构加速平台的板卡信息获取的方法和设备，通过使用本专利技术的方法，能够摆脱服务器BMC的限制而对板卡状态信息的实时监控，使得在无配套BMC的系统中也可以实时获取板卡状态信息，方便了运维工作的展开。基于上述目的，本专利技术的实施例的一个方面提供了一种异构加速平台的板卡信息获取的方法，包括以下步骤：获取板卡的信息数据，并每间隔阈值时间将信息数据发送到FPGA中；响应于FPGA接收到信息数据，将信息数据存储到相应的RAM中；经由PCIeBar空间定期获取RAM中的信息数据，并对信息数据进行校验和解析；将解析后的信息数据通过显示装置进行显示。根据本专利技术的一个实施例，获取板卡的信息数据，并每间隔阈值时间将信息数据发送到FPGA中还包括：使用MCU读出存储设备中存储的板卡的信息数据，并将信息数据存储到缓存中；MCU每间隔阈值时间将缓存中的信息数据经由PCIe接口上的SMbus总线发送到FPGA。根据本专利技术的一个实施例，还包括：在每间隔阈值时间将信息数据发送到FPGA中之前将更新状态标识进行置位；在将信息数据发送到FPGA之后将更新状态标识进行复位。根据本专利技术的一个实施例，还包括：在经由PCIeBar空间获取RAM中的信息数据之前判断更新状态标识的状态；响应于更新状态标识为置位状态，停止获取并提示用户板卡信息正在更新；响应于更新状态标识为复位状态，继续获取RAM中的信息数据。根据本专利技术的一个实施例，信息数据包括板卡的FRU(现场可更换单元)信息和板卡的状态信息。根据本专利技术的一个实施例，响应于FPGA接收到信息数据，将信息数据存储到相应的RAM中包括：响应于FPGA接收到信息数据，将信息数据存储到相应的片上的RAM中；经由FPGA将RAM挂载到PCIeBar空间上以使服务器端可以通过访问PCIeBar空间的方式访问RAM。本专利技术的实施例的另一个方面，还提供了一种异构加速平台的板卡信息获取的设备，设备包括：获取模块，获取模块配置为获取板卡的信息数据，并每间隔阈值时间将信息数据发送到FPGA中；存储模块，存储模块配置为响应于FPGA接收到信息数据，将信息数据存储到相应的RAM中；解析模块，解析模块配置为经由PCIeBar空间定期获取RAM中的信息数据，并对信息数据进行校验和解析；显示模块，显示模块配置为将解析后的信息数据通过显示装置进行显示。根据本专利技术的一个实施例，获取模块还配置为：使用MCU读出存储设备中存储的板卡的信息数据，并将信息数据存储到缓存中；MCU每间隔阈值时间将缓存中的信息数据经由PCIe接口上的SMbus总线发送到FPGA。本专利技术的实施例的另一个方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机程序，其特征在于，处理器执行程序时执行如上任意一项的方法。本专利技术的实施例的另一个方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时执行上述任意一项的方法。本专利技术具有以下有益技术效果：本专利技术实施例提供的板卡信息获取的方法，通过获取板卡的信息数据，并每间隔阈值时间将信息数据发送到FPGA中；响应于FPGA接收到信息数据，将信息数据存储到相应的RAM中；经由PCIeBar空间定期获取RAM中的信息数据，并对信息数据进行校验和解析；将解析后的信息数据通过显示装置进行显示的技术方案，能够摆脱服务器BMC的限制而对板卡状态信息的实时监控，使得在无配套BMC的系统中也可以实时获取板卡状态信息，方便了运维工作的展开。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。图1为现有技术的异构平台加速模型；图2为现有技术的异构加速平台；图3为根据本专利技术一个实施例的板卡信息获取的方法的示意性流程图；图4为根据本专利技术一个实施例的板卡信息获取的设备的示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。基于上述目的，本专利技术的实施例的第一个方面，提出了一种改善信号信噪比的方法的一个实施例。图3示出的是该方法的示意性流程图。如图3中所示，该方法可以包括以下步骤：S1获取板卡的信息数据，并每间隔阈值时间将信息数据发送到FPGA中，在开机后硬件进行初始化，包括板卡的硬件信息会存储到EEPROM中，可以使用CPU+FPGA+MCU异构加速平台中MCU读取EEPROM中的存储的板卡的信息，板卡的信息包括FRU信息，FRU信息包括序列号信息和产品号信息，并且MCU还要定期轮询板卡的状态信息，状态信息包括温度、功耗、电流等信息，MCU获取到上述本文档来自技高网...

【技术保护点】
1.一种异构加速平台的板卡信息获取的方法，其特征在于，包括以下步骤：/n获取板卡的信息数据，并每间隔阈值时间将所述信息数据发送到FPGA中；/n响应于所述FPGA接收到所述信息数据，将所述信息数据存储到相应的RAM中；/n经由PCIe Bar空间定期获取所述RAM中的所述信息数据，并对所述信息数据进行校验和解析；/n将解析后的所述信息数据通过显示装置进行显示。/n

【技术特征摘要】
1.一种异构加速平台的板卡信息获取的方法，其特征在于，包括以下步骤：
获取板卡的信息数据，并每间隔阈值时间将所述信息数据发送到FPGA中；
响应于所述FPGA接收到所述信息数据，将所述信息数据存储到相应的RAM中；
经由PCIeBar空间定期获取所述RAM中的所述信息数据，并对所述信息数据进行校验和解析；
将解析后的所述信息数据通过显示装置进行显示。


2.根据权利要求1所述的方法，其特征在于，获取板卡的信息数据，并每间隔阈值时间将所述信息数据发送到FPGA中还包括：
使用MCU读出存储设备中存储的所述板卡的信息数据，并将所述信息数据存储到缓存中；
所述MCU每间隔阈值时间将所述缓存中的所述信息数据经由PCIe接口上的SMbus总线发送到所述FPGA。


3.根据权利要求1所述的方法，其特征在于，还包括：
在每间隔阈值时间将所述信息数据发送到FPGA中之前将更新状态标识进行置位；
在将所述信息数据发送到所述FPGA之后将所述更新状态标识进行复位。


4.根据权利要求3所述的方法，其特征在于，还包括：
在经由PCIeBar空间获取所述RAM中的所述信息数据之前判断所述更新状态标识的状态；
响应于所述更新状态标识为置位状态，停止获取并提示用户板卡信息正在更新；
响应于所述更新状态标识为复位状态，继续获取所述RAM中的所述信息数据。


5.根据权利要求1所述的方法，其特征在于，所述信息数据包括所述板卡的FRU信息和所述板卡的状态信息。


6.根据权利要求1所述的方法，其特征在于，响应于所述FPGA接...

【专利技术属性】
技术研发人员：牟奇，王洪良，刘伟，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32