一种通用二乘二取二计算机架构及其实现方法技术

本发明专利技术属于安全关键计算机技术领域，提供一种通用二乘二取二计算机架构，所述计算机架构包括维护板MTN30及结构相同的计算机Ⅰ系和计算机Ⅱ系，所述计算机Ⅰ系和计算机Ⅱ系通过ARINC 659总线与维护板MTN30进行数据连接；ARINC 659总线用于计算机Ⅰ系和计算机Ⅱ系的数据交互和数据二取二比较；维护板MTN30向所述计算机架构中不同CPU模块提供升级软件程序，并进行故障记录；计算机Ⅰ系包括自监控处理器板VCU和自监控输入输出板DIO；自监控处理器板VCU与控制软件结合，进行计算机系统综合与逻辑控制；自监控输入输出板DIO用于外部开关量的采集和外部继电器的驱动。本发明专利技术，具备高安全性，高可靠行，可模块重构，易维护性，易扩展，操作方便快捷等优点，可以为铁路信号系统提供一种通用产品。

【技术实现步骤摘要】
一种通用二乘二取二计算机架构及其实现方法
本专利技术属于安全关键计算机
，具体涉及一种通用二乘二取二计算机架构及其实现方法。
技术介绍
在铁路信号领域，为了提高列车控制的安全性和可靠性，普遍采用集中式、二乘二取二架构，其中“二乘”指两组能够单独运行、相互之间可实现无缝切换的二余度冗余主备系统，每个通道的2个CPU独立运算，然后将处理结果进行比较表决，如果结果一致则正常输出，如果不一致则报故障，这种架构中计算资源高度集中在CPU模块上，数据采集、处理、比较等实时任务都由CPU完成，余度之间通过握手电路或软件进行时钟和任务同步，每一个系统中的各任务执行周期都存在差异性，且不可故障重构，并且软件与硬件紧耦合，硬件的变更会造成软件的修改，同时，任何局部软件修改都可能产生较大的系统安全风险。此外，由于每个处理器一般采用各自的串行接口或网路接口进行维护升级，各个处理器都需要与上位机形成物理拓扑连接，效率较低，无法满足现有产品要求。
技术实现思路
本专利技术的目的：提出一种通用二乘二取二计算机架构及其实现方法，具备高安全性，高可靠行，可模块重构，易维护性，易扩展，操作方便快捷等优点，可以为铁路信号系统提供一种通用产品。本专利技术的技术方案：一方面，提供一种通用二乘二取二计算机架构，所述计算机架构包括维护板MTN30及结构相同的计算机Ⅰ系和计算机Ⅱ系，所述计算机Ⅰ系和计算机Ⅱ系通过ARINC659总线与维护板MTN30进行数据连接；ARINC659总线用于计算机Ⅰ系和计算机Ⅱ系的数据交互和数据二取二比较；维护板MTN30向所述计算机架构中不同CPU模块提供升级软件服务，以及进行故障信息存储；计算机Ⅰ系和Ⅱ系各包括自监控处理器板VCU和自监控输入输出板DIO；自监控处理器板VCU与控制软件结合，进行计算机系统综合与逻辑控制；自监控输入输出板DIO用于外部开关量的采集和外部继电器的驱动。进一步地，ARINC659总线设置于背板BP40，完成自监控处理器板VCU、自监控输入输出板DIO和维护板MTN30的物理连接和数据通信。进一步地，自监控处理器板VCU和自监控输入输出板DIO均包含两个独立的处理器支路；两个独立的处理器支路中一个处理器支路包括CPUx和ARINC659总线控制器BIUx，另一个处理器支路包括CPUy和ARINC659总线控制器BIUy。进一步地，两个独立的处理器支路之间采用加强绝缘进行电气隔离，自监控处理器板VCU和自监控输入输出板DIO的每个CPU均具有独立的电源、时钟、保护电路、看门狗和复位电路。进一步地，自监控输入输出板DIO包括数据采集电路和输出驱动电路；外部的离散量数据502，分别通过数据采集电路传至自监控输入输出板DIO的CPUx和CPUy；自监控输入输出板DIO的CPUx和CPUy产生指令，控制输出驱动电路输出离散量数据501。进一步地，维护板MTN30包含CPU301，用以控制ARINC659总线控制器BIUx303和ARINC659总线控制器BIUy304。进一步地，背板BP包含ARINC659总线AX401、AY402、BX403和BY404。另一方面，提供一种通用二乘二取二计算机架构实现方法，利用如上所述的计算机架构，所述实现方法包括：自监控处理器板VCU采用消息级自监控二取二结构，即自监控处理器板VCU的CPUx和CPUy的任务调度和执行完全同步；任意一个自监控处理器板VCU中的处理器CPUx和任意一个自监控处理器板VCU中的处理器CPUy执行完全相同的软件任务，并且从处理器所对应连接的BIU中取得相同的输入数据；自监控处理器板VCU的处理器CPUx、CPUy对系统输入信号进行独立的运算，运算结果通过处理器各自对应连接的BIU进行实时交叉比较；如果运算结果比较一致，则运算结果通过自监控处理器板VCU的BIU正常发送至其它任意一个BIU；如果运算结果比较不一致，则BIU将立即停止本次发送；自监控输入输出板DIO采用消息级自监控二取二结构，即自监控输入输出板DIO的CPUx和CPUy的任务调度和执行完全同步；自监控输入输出板DIO的BIUx、BIUy通过BP40接收来自监控处理器板VCU的运算结果；任意一个自监控输入输出板DIO的CPUx和任意一个自监控输入输出板DIO的CPUy产生指令；其中，处理器CPUx111或CPUy112产生指令并控制输出驱动电路118、以及处理器CPUx211或CPUy212产生指令并控制输出驱动电路117，若两个处理器控制输出驱动电路产生的指令一致，则输出驱动电路输出正常离散量数据501。进一步地，所述计算机架构的不同处理器均具有工作和维护两种模式，两种模式采用不同的时间规划表和软件程序，工作模式用于运行正常的系统任务，维护模式用于软件升级和故障记录下载。进一步地，工作模式的数据传输采用时间触发方式：通过将自监控处理器板VCU、自监控输入输出板DIO和维护板MTN30的通讯任务提前在时间规划表中进行设置，每个时间片段只有一个发送方，并采用广播形式发送，避免了总线冲突；实现计算机Ⅰ系和计算机Ⅱ系的数据交互、状态同步、主备切换。维护模式的数据传输采用事件触发方式：由维护板MTN30发送维护服务命令；自监控处理器板VCU和自监控输入输出板DIO收到维护服务命令后，进行维护服务，并发出响应，与维护板30建立连接；随后，由维护板MTN30传输数据包，对自监控处理器板VCU和自监控输入输出板DIO中的任意处理器进行软件程序烧写。本专利技术的优点：1、消息级自监控二取二方法不需要占用大量CPU资源和运行周期时间，消除了传统计算机需要软件参与监控比对的缺点；2、消除了传统计算机结构中以处理器为核心的缺点，可以根据不同系统的需求增加计算资源和各类输入输出资源；3、故障覆盖率高，具备故障安全特性和故障重构能力；4、具备统一的中央维护接口，可通过简单的物理拓扑连接，并行完成多个处理器模块的软件升级维护和故障记录下载等，提高了系统的维护性。附图说明：图1为一种二乘二取二架构计算机的模块组成图；图2为二取二表决机制；图3为时间规划表。具体实施方式：下面将结合附图1-3和具体实施实例对本专利技术进一步详细说明。实施例1图1为一种二乘二取二架构计算机的模块组成图，结合图1所示，本实施例，提供一种通用二乘二取二计算机架构，所述计算机架构包括维护板MTN30及结构相同的计算机Ⅰ系和计算机Ⅱ系，所述计算机Ⅰ系和计算机Ⅱ系通过ARINC659总线与维护板MTN30进行数据连接；ARINC659总线用于计算机Ⅰ系和计算机Ⅱ系的数据交互和数据二取二比较。维护板MTN30向所述计算机架构中不同CPU模块提供升级软件程序，并进行故障记录。本实施例，计算机Ⅰ系包括自监控处理器板VCU110和自监控输入输出板DIO111；自监控处理器板VCU110与控制软件结合，进行计算本文档来自技高网...

【技术保护点】
1.一种通用二乘二取二计算机架构，其特征在于，所述计算机架构包括维护板MTN(30)及结构相同的计算机Ⅰ系和计算机Ⅱ系，所述计算机Ⅰ系和计算机Ⅱ系通过ARINC 659总线与维护板MTN(30)进行数据连接；ARINC 659总线用于计算机Ⅰ系和计算机Ⅱ系的数据交互和数据二取二比较；/n维护板MTN(30)向所述计算机架构中不同CPU模块提供升级软件服务，以及进行故障信息存储；/n计算机Ⅰ系和Ⅱ系各包括自监控处理器板VCU和自监控输入输出板DIO；自监控处理器板VCU与控制软件结合，进行计算机系统综合与逻辑控制；自监控输入输出板DIO用于外部开关量的采集和外部继电器的驱动。/n

【技术特征摘要】
1.一种通用二乘二取二计算机架构，其特征在于，所述计算机架构包括维护板MTN(30)及结构相同的计算机Ⅰ系和计算机Ⅱ系，所述计算机Ⅰ系和计算机Ⅱ系通过ARINC659总线与维护板MTN(30)进行数据连接；ARINC659总线用于计算机Ⅰ系和计算机Ⅱ系的数据交互和数据二取二比较；
维护板MTN(30)向所述计算机架构中不同CPU模块提供升级软件服务，以及进行故障信息存储；
计算机Ⅰ系和Ⅱ系各包括自监控处理器板VCU和自监控输入输出板DIO；自监控处理器板VCU与控制软件结合，进行计算机系统综合与逻辑控制；自监控输入输出板DIO用于外部开关量的采集和外部继电器的驱动。


2.根据权利要求1所述的计算机架构，其特征在于，ARINC659总线设置于背板BP(40)，完成自监控处理器板VCU、自监控输入输出板DIO和维护板MTN(30)的物理连接和数据通信。


3.根据权利要求2所述的计算机架构，其特征在于，自监控处理器板VCU和自监控输入输出板DIO均包含两个独立的处理器支路；两个独立的处理器支路中一个处理器支路包括CPUx和ARINC659总线控制器BIUx，另一个处理器支路包括CPUy和ARINC659总线控制器BIUy。


4.根据权利要求3所述的计算机架构，其特征在于，两个独立的处理器支路之间采用加强绝缘进行电气隔离，自监控处理器板VCU和自监控输入输出板DIO的每个CPU均具有独立的电源、时钟、保护电路、看门狗和复位电路。


5.根据权利要求2所述的计算机架构，其特征在于，自监控输入输出板DIO包括数据采集电路和输出驱动电路；
外部的离散量数据(502)，分别通过数据采集电路传至自监控输入输出板DIO的CPUx和CPUy；
自监控输入输出板DIO的CPUx和CPUy产生指令，控制输出驱动电路输出离散量数据(501)。


6.根据权利要求2所述的计算机架构，其特征在于，维护板MTN(30)包含CPU(301)，用以控制ARINC659总线控制器BIUx(303)和ARINC659总线控制器BIUy(304)。


7.根据权利要求2所述的硬件架构，其特征在于，背板BP包含ARINC659总线AX(401)、AY(402)、BX(403)和BY(404)。


8.一种通用二乘二取二计算机架构实现方法，其特征在于，利用权利要求1至7任一项...

【专利技术属性】
技术研发人员：宋阳，牛萌，颜纪迅，马永忠，张乐驰，忤鹏博，
申请(专利权)人：中国航空工业集团公司西安飞行自动控制研究所，
类型：发明
国别省市：陕西;61