具有高深宽比的光栅结构的制造方法技术

本发明专利技术涉及实现光栅结构（２００）的方法，其包括提供层状结构（１００）的步骤，所述层状结构包括衬底（１１）、光栅层（１２）、包含多晶硅的第一掩模层（１３）、电介质层（１４）和第二掩模层（１５）。另外，在第二掩模层（１５）上沉积抗蚀剂层（１６），并且按照所选图案将抗蚀剂层（１６）暴露于电子束下；按照所述图案显影抗蚀剂层（１６）；使用显影的抗蚀剂层作为掩模刻蚀第二掩模层（１５）以形成图案化的第二掩模层（１５’）；使用所述图案化的第二掩模层（１５’）作为硬掩模刻蚀电介质层（１４）以形成图案化的电介质层（１４’）；使用所述图案化的电介质层（１４’）作为硬掩模刻蚀第一掩模层（１３）以形成图案化的第一掩模层（１３’）；并且使用所述图案化的第一掩模层（１３’）作为硬掩模刻蚀光栅层（１２）以形成光栅结构（２００）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及制造光栅结构，特别是具有高深宽比的结构的方法。另外本专利技术涉及降低多晶硅层粗糙度的方法。
技术介绍
使用诸如光栅的波长选择器件的光学设备对于光纤通信领域是十分重要的。术语光栅用来描述其操作涉及在来自单个源但具有不同相对相移的多个光学信号之间干涉的几乎任意器件。事实上，多年来已经使用光栅来将光分成其成分波长。在WDM系统中，使用光栅作为分离各个波长的多路分解器(dumultiplexers)或者作为组合它们的多路调制器(multiplexers)。许多其它应用是可能的。光栅的光学性质，即由其衍射的光的量和衍射效率尤其取决于光栅自身的物理特性。作为可能的结构，光栅由在称作光栅平面的平面上间隔一定距离的多个狭缝形成。两个相邻狭缝之间的间距称作光栅的节距(pitch)，而狭缝的深度和其宽度(在光传播方向上)之间的比例称作深宽比。所有这些值根据集成光栅的器件要实现的目的来选择。为了在给定的材料中实现光栅，已知例如通过光刻方法从掩模(如果需要)上将光栅图案转移到覆盖给定材料的抗蚀剂上。然后，除去曝光的抗蚀剂并且使用残留的抗蚀剂作为刻蚀掩模来保护在刻蚀阶段不被刻蚀的材料部分。在不同性质的所有光栅中，那些具有高深宽比，即不小于10∶1的光栅由于其高的波长选择性在WDM或DWDM滤光器中是特别重要的。但是，为了制造这种光栅，特别是在狭缝宽度小于1μm的光栅的情况中，在上述概括的光栅制造方法中应该达到几种技术需求，例如高刻蚀速率、良好的剖面控制、高选择性，即在形成掩模层和要刻蚀层的两种材料之间高的刻蚀速率比、以及可接受的不均匀性。关于获得高分辨率图案的需求，可以使用电子束曝光(EBL)，因为它能提供灵活性和最大分辨率，其通常大于由光刻提供的分辨率。另外，不需要相掩模。但是，公知会发生在电子束辐照下绝缘体表面的充电效应。如果电子束直接辐照沉积在电介质材料如SiO2上方的抗蚀剂，它导致在后者材料中物理重构和电荷注入，从而在已经经历了刻蚀的材料中产生缺陷。作为实例，这种效应的表征可以在“Characterisation of electron beam induced modification of thermallygrown SiO2”，Appl.Phys.Lett.67(11)，1995年9月，第1538-1540页中发现。在CSELT Centro Studi e Laboratori Telecomunicazioni S.p.A.名下的EP专利申请第0984328中描述了刻蚀二氧化硅玻璃衬底用来制造相掩模的方法，其中在二氧化硅玻璃衬底上沉积一层导电材料并且在这种导电材料上形成重现要制造的刻蚀图案的图案。设计在衬底上沉积导电层，优选钛来防止表面充电效应，特别是由EBL技术中使用的电子束引起的充电效应。另外，由于上述充电效应，在EBL期间抗蚀剂暴露于更高有效量的辐照下，并因此光栅尺寸变得非常难以控制。为了深刻蚀材料，应该使用在整个刻蚀过程期间能够保护下层材料的适当掩模。通常，深刻蚀工艺需要具有特殊特性的厚掩模。因此，由电子束图案化的抗蚀剂单层通常不适合作为深刻蚀下层材料的掩模，但是可以在要刻蚀的材料和抗蚀剂之间插入附加掩模层。接着进行两个刻蚀阶段，一个刻蚀掩模层并且第二个刻蚀所选材料并且形成光栅。在二氧化硅上提供高选择性的可能的刻蚀掩模是金属掩模，但是这些掩模具有可能引入交叉污染的缺点。特别是当需要获得与仅容许极低量金属污染物的半导体器件制造工艺的兼容性时，希望避免金属掩模。因此，仔细选择掩模层材料对于获得所需的结果是非常重要的。在Ibsen Phototonic名下的国际专利申请第WO 02/086560号中公开了使用光刻方法实现高深宽比光栅结构的可能方法。在该申请中，通过对准在两个不同衬底片上实现的光栅结构形成了高深宽比的光栅结构。替代地，可以在一个衬底上形成高深宽比的结构在上面要实现光栅的适当材料上，设置掩模层(掩模层可以由金属、合金或者金属混合物；硅化物；硅；金刚石等制成)。然后，在该掩模层上方形成光致抗蚀剂层。为了形成光栅，使光致抗蚀剂层曝光、显影，然后刻蚀掩模层。然后，使用深反应性离子刻蚀(DRIE)技术，使用图案化的掩模层作为掩模来刻蚀衬底。申请人已经观察到光刻允许只使用薄的抗蚀剂层来图案化亚微米结构，薄的抗蚀剂层不适合深刻蚀，其中为了在整个刻蚀工艺期间保护下层，通常需要几百nm的抗蚀剂层。另外，亚微米光刻所需的设备是非常昂贵的，超过电子束光刻所需的设备。在Optical Communication第27届会议集(2001)，第6卷，第26-7页上发表的“Highly compact，low loss silica based 2DIOwavelength filter for WDM datacommunications networks”中描述了深刻蚀的光栅的形成方法。在上面沉积了金属刻蚀掩模的二氧化硅上二氧化硅(silica-on-silica)平板结构上实现深刻蚀的光栅。在一次光刻曝光中图案化掩模，然后使用利用CFC/氧气/惰性气体混合物的各向异性低能反应性离子刻蚀(RIE)方法，将光栅刻蚀成深度＞8μm的平板结构。如上所述，金属掩模通常产生交叉污染效应。申请人已经注意到金属掩模的另一个可能的副作用是在工艺结束时在狭缝内部可能残留金属污染物，污染物可能改变光栅结构的光学性质。在J.Vac.Sci.Technol.B 20(5)，第2085-2090页发表的“Inductively coupled plasma etching for arrayed waveguide gratingsfabrication in silica on silicon technology”中，公开了在硅上二氧化硅中制造阵列光栅的方法。沉积未掺杂的硅层用于下包层、磷掺杂的二氧化硅层用于芯和硼及磷掺杂的二氧化硅层用于上包层来形成波导。为光刻选择的掩模是通过旋涂沉积晶片上的光致抗蚀剂掩模。进行二氧化硅的等离子体刻蚀，特别是使用C4F8/O2/He气体混合物的反应性离子刻蚀。所得深宽比大于3∶1，沟槽深度大于15μm并且它们的宽度在4至10μm的范围内。在国际专利申请WO第2004/029681号和WO第2004/029682号中，公开了一种高深宽比的布拉格光栅。参照这些申请的图5，描述了具有500nm宽度狭缝的光栅结构。该光栅在波导上实现，多路调制器/多路分解器部分适于波分复用光通信。在光刻工艺中，优选在抗蚀剂下方沉积的层尽可能地平，即具有低的表面粗糙度。实际上，上面形成抗蚀剂的层表面的高粗糙度通常引起图案分辨率降低，特别是当需要亚微米结构时。在这些情况中，允许误差是非常适度的，因此要图案化的层中存在的粗糙度的量变得关键。由于表面粗糙度，所需的图案不能投影到定义的平面上并且可能发生散射，从而限制了图案化抗蚀剂的精度。在Taiwan Semiconductor Manufacturing Company名下的美国专利6503848中已经公开了一种降低多晶硅层表面粗糙度的方法。在硅衬底上沉积多晶硅层。为了在多晶硅层上形成平滑的上表面，使用化学气相沉积在多晶硅层上沉积一层聚合物。聚合物层的上表面必本文档来自技高网...

【技术保护点】
一种实现光栅结构（２００）的方法，其包括下面的步骤：－提供层状结构（１００），其包括衬底（１１）、光栅层（１２）、包含多晶硅的第一掩模层（１３）、电介质层（１４）和第二掩模层（１５）；－在所述第二掩模层（１５）上沉积抗蚀剂层 （１６）；－按照所选图案将抗蚀剂层（１６）暴露于电子束下；－按照所述图案显影抗蚀剂层（１６）；－使用显影的抗蚀剂层作为掩模刻蚀所述第二掩模层（１５）以形成图案化的第二掩模层（１５’）；－使用所述图案化的第二掩 模层（１５’）作为硬掩模刻蚀所述电介质层（１４）以形成图案化的电介质层（１４’）；－使用所述图案化的电介质层（１４’）作为硬掩模刻蚀所述第一掩模层（１３）以形成图案化的第一掩模层（１３’）；－使用所述图案化的第一掩模层（１３ ’）作为硬掩模刻蚀所述光栅层（１２）以形成光栅结构（２００）。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：赛里奥多尼达，罗马诺莫森，斯蒂芬诺萨多，
申请(专利权)人：皮雷利C有限公司，
类型：发明
国别省市：IT[意大利]